QDR SRAM控制器的设计与FPGA实现

介绍一种新型静态存储器———QDR(Quad Data Rate)SRAM的存储器结构、与系统的接口连接、主要的操作时序。参考实际QDR存储器内部组成,利用FPGA实现存储器控制器的设计实现。旨在通过FPGA的快速、灵活、容易修改的特点,设计并实现在高速数据通信系统中,QDR静态存储器用于处理器和接口连接的外设之间的数据交换。着重分析QDR控制器的读/写操作状态机。

QDR SRAM的图像几何变换数据存储方法

本文基于FPGA硬件实现机制设计一种QDR存储器电路单元,巧妙地组织像素数据结构,将输入图像的像素数据能够在帧内的全部像素地址随机读写,具有一个像素时钟同时对4个像素点源数据的读取和计算的功能,保证图像视频流的全屏像素映射变换实时输出。

基于AMBA总线的高性能QDRⅡ SRAM控制器设计

针对高速网络的需求,介绍了一种高速静态存储器QDRⅡSRAM,设计了一种基于AMBA总线的高性能QDRⅡSRAM控制器IP,具有良好的接口兼容性和可移植性。使用了深度为8×72位的写出FIFO与8×72位读入缓冲,增加了系统存取的效率,设计通过仿真及实际验证,能够良好应用于系统时钟为800 MHz的SOC环境中,满足功能和时序要求。

基于FPGA和QDR的SAR雷达信号实时预处理的实现

实时预处理一直是合成孔径雷达实时系统设计的一个重点和难点。本文针对预处理的方位FIR滤波器的特殊要求,采用Xilinx的Virtex-5系列高性能FPGA进行设计,依托高性能的QDR存储器来进行滤波前的回波数据存取和滤波后数据的存储,极大地缩短了方位滤波回波数据的缓存和取用时间,提高了预处理方位FIR滤波器的通过率。该设计获得了良好的硬件性能,为系统的高性能实现奠定了基础。

QDRⅡ+SRAM PHY模块的设计研究

存储器与控制器的接口模块在如今多倍速率存储器(DDR,QDR等)中作为存储体和控制器之间信号的中转站起着至关重要的作用,接口模块通过时序的校准和数据的串并转换保证了高速数据有效的传输.研究了应用于网络设备的四字突发72Mb×36bQDR(4倍速率)Ⅱ+SRAM存储器接口的读写时序,针对其与控制器的接口协议详细论述了一种接口模块电路的实现方案,在500Mhz频率下完成了逻辑设计与验证以及版图物理设计工作.采用的移相时钟和延时校准机制提高了高速存储系统数据采集的可靠性.在tt,ss,ff三种不同器件端角下的验证结果满足四字突发QDRⅡ+SRAM存储器接口电路的时序和功能要求.该设计基于ASIC设计流程,模块面积小,功耗低,能够作为IP方便地应用于大型片上系统(system on chip,SOC)设计中,具有可移植性.

Cypress一举推出72-Mbit QDR-II/DDR-II SRAM样片

由于通信与手持电子装置的需求推动,全球SRAM市场预计在2005年再度缔造高峰.一直致力S R A M技术创新的赛普拉斯(Cypress)公司,于QDR-Ⅱ/DDR-ⅡSRAM存储器技术上取得新的突破:Cypress半导体公司日前宣布,开始向客户提供其新型72-MbitQDR-Ⅱ(四倍数据率)和DDR-Ⅱ(双倍数据率)系列器件样片,这些新型QDR存储器使得各种数据密集型应用(包括交换器、路由器、服务器、存储工具、无线基站和测试设备)中的读/写能力得以提升,极大地改善了网络交换和路由选择系统以及无线基站和测试设备的功能.

QDR—Ⅱ SRAM在高速数据采集系统中的应用

随着数字通信技术的发展，对高速大容量数据存储的要求越来越高。本文在分析QDR-Ⅱ SRAM的存储器结构和主要操作时序的基础上，详细介绍了QDR—Ⅱ SRAM控制器的设计以及在高速数据采集系统中的应用。

利用QDR-4500W型DEXA机内人体ROI软件做动物骨密度测定

目的为了解决ＱＤＲ－４５００Ｗ型ＤＥＸＡ无测定动物骨密度软件问题。方法利用该机内测定人腰椎兴趣区（ＲＯＩ）骨密度软件成功地测定了大白鼠骨密度。结果骨骼影像清晰，头部、腰椎、股骨、离体胫骨和椎骨的ａｒｅａ，ＢＭＣ，ＢＭＤ值分别报告。讨论（１）我们测试报告与ＱＤＲ－２０００型ＤＥＸＡ作的动物骨密度报告相似，但我们以更接近骨外形的ＲＯＩ标示提高精确度；（２）应使各鼠体位和鼠骨摆法一致；（３）本法扫描长度不足使大鼠成舒展位，ＲＯＩ边界不能呈现完全与骨影吻合的任意形状，有待改进。

基于iba-QDR系统对钢卷“数字化交付”技术的初探

以我国钢铁工业实现"智慧制造"为背景,在分析某钢铁企业iba-PDA系统应用现状的基础上,探索了基于iba-QDR系统实现钢卷以长度为基准记录全流程生产信息的方法,为钢铁企业打造"数字钢卷"并实现钢卷"数字化交付"提供了借鉴和参考。

利用QDR SRAM和FPGA实现雷达动目标显示的方法

动目标显示是现代雷达重要的频域信号处理措施。本文在FPGA信号处理平台上,用QDR SRAM作为雷达多周期数据存储器件,实现了动目标处理功能。该系统可以可靠地实现对QDR SRAM的读写控制,实时地完成动目标对消等信号处理功能,在实际工程中得到了应用。

QDRⅡ SRAM控制器研究及其应用

基于内嵌QDRII SRAM控制器读/写状态机和物理接口设计的复杂性,详细论述了其实现的具体细节,包括burst2和burst4读写状态机的设计,物理接口读写通路的设计以及延迟校准的设计等。而且为了验证在系统环境下QDRⅡSRAM控制器的读写功能,设计了RapidIO到QDRⅡSRAM控制器的burst4接口,实现了带RapidIO接口的DSP、PowerPC等各类主机对于高速burst4 QDRⅡSRAM的读写访问。Xilinx FPGA内嵌的QDRⅡSRAM控制器实现了高速QDR协议,完成对QDRⅡSRAM的精确校正和高速数据的读写。

基于IBA-QDR技术的镀锌线数据采集的设计与实现

为实现镀锌线工艺全流程的数据监控,确定最佳控制参数,改善带钢表面质量,某镀锌线引进IBA公司的QDR系统进行全流程的数据采集,QDR系统同现场传感器设备,L1和L2系统搭建网络架构,建立通讯连接,依赖其数据采集板卡,模拟量和数字量信号选择及处理等技术,实现大量数据的接收、存储、解析以及显示,数据采集具备实时性好、准确率高、抗干扰能力强及参数灵活配置等特点,在工业现场取得了较好的应用效果,为镀锌线优化控制参数,提升产品质量提供了数据支撑。

用于DDR、QDR和QDR—IVSRAM的超薄型三路输出gModule稳压器可安放在0．5cm2面积内和PCB的背面

QDR-IV实现了QDR（四倍数据速率）SRAM的最高RTR（随机事务处理速率），可为高带宽网络、高性能计算和密集型数据处理应用提供高达400Gbps的数据传输。在这些较快数据速率下的一项主要挑战是保持在SRAM与高速FPGA和处理器等器件之间传输数据的完整性。

12005-PT16QDRPass—Through模块

QLogic推出款四倍速率（QDR）Infini Band pass-through模块，新型的QLogic 12005-PT16 QDR pass-through模块已经应用于高性能计算（HPC）环境下的Dell PowerEdge刀片服务器，并可无缝集成进Dell PowerEdge M1000e机箱。

赛普拉斯推出QDRⅡ＋和DDRⅡ＋SRAMs系列样片

赛普拉斯半导体公司宣布其已开始提供Quad Data RateⅡ＋（四倍数据率Ⅱ＋）和DDRⅡ＋（双倍数据率Ⅱ＋）SRAM系列器件样片。该新型存储器芯片提供了高密度和高带宽，比现有的QDRⅡ和DDRⅡ产品的系统级带宽提高50％之多。这些新型存储器将加速各种数据密集型应用的读写功能，其中包括交换机、路由器、服务器、存储设备、无线基站和测试设备等。

QDR联盟推出新型最高速的QDR SRAM速度可达633MHz

包括赛普拉斯半导体公司和瑞萨电子公司在内的QDR联盟日前宣布推出业界最快的4倍数据率（QDR）SRAM（静态随机存取存储器）。这些新型存储器将被命名为QDRII＋Xtreme并将以高达633兆赫兹（MHz）的时钟频率允许。

赛普拉斯推出72Mb QDR SRAM

赛普拉斯半导体公司(Cypress)日前宣布：已开始向客户提供其新型72Mbit QDR-II(四倍数据率)和DDR-II(双倍数据率)系列器件样片，这是目前世界上密度和带宽最高的SRAM。Cypress推出的这些新型存储器芯片实现了高达50％的系统级带宽增幅，并使各种数据密集型应用(包括交换器、路由器、服务器、存储工具、无线基站和测试设备)中的读／写能力得以提升。