以太网MAC控制器GMII和RGMII接口转换IP设计

阐述RGMII接口是简化的GMII接口,解决GMII接口信号线过多造成的布线复杂和功耗大的问题。首先研究IEEE802.3千兆以太网MAC控制器的GMII接口协议和RGMII接口规范,分析在千兆以太网MAC控制器中两种接口转换的实现方案,包括RGMII正常和延迟模式的实现方案。用Verilog HDL完成代码实现,通过NC-SIM仿真和Quartus-II实现后下载到FPGA板验证,表明功能正确。最后将实现的RGMII应用到某以太网交换芯片。在交换芯片的功能板上两PC机通过RGMII接口和Marvell 88E1145等器件实现数据正确传输。通过这些流程,形成标准接口转换IP,可直接应用于其他产品。

基于FPGA的百兆以太网RGMII接口设计

随着互联网技术的日益发展,越来越多的数据通过以太网进行传输。以太网传输速率也从10 Mb/s提高到100 Mb/s,再到1 000 Mb/s和10 Gb/s。而百兆以太网以其独特的高速实用特性走进千家万户和诸多应用场景。基于此,本文致力于设计一种百兆以太网的RGMII通用接口。以Altera的Cyclone IV FPGA为核心,采用Marvell 88E1111作为PHY芯片,并配置为RGMII工作模式,通过对以太网帧前同步码进行完善和定位,并对数据格式和参考时钟进行转化,实现了从PHY对百兆以太网数据进行接收和处理,最后从PHY通过RGMII模式进行网络数据输出。测试中发送端采用了分辨率1 280 p×720 p,帧率25 fps,码率上限2 048 Kbps的高清网络视频流,经过本设计接口转发,在接收端接收的高清视频清晰无卡顿,wireshark抓包和ping包丢包率均为0。

基于FPGA的RGMII与MII协议转换器的实现

为提高嵌入式系统在网络应用的灵活性,降低接口实现和维护成本,通过分析研究MII和RGMII以及以太网IEEE802.3推荐标准,结合FPGA强大的数据处理能力和可重配置能力,设计实现了RGMII与MII接口协议转换器。仿真实验结果表明,该接口转换功能实现正常,工作稳定,有效解决了传统嵌入式系统接口灵活性差和维护成本高的问题,并为其他信号接口系统的设计实现提供了有益的参考。

一种RGMII接口电平不匹配的研究与实现

针对目前的国际形式和各方面对核心芯片的国产化需求,Hi3559AV100作为一款强大SoC芯片,具有卓越的图像处理能力,在各种视频传输和智能处理方面应用越来越广泛。然而国产PHY芯片的I/O电平推荐为2.5 V,无法直接和海思的RGMII接口对接,本文利用FPGA的BANK供电灵活性设计了Hi3559AV100+FPGA+GC88E1111的千兆以太网的设计方案,设计简单通用、灵活便利,能够满足高速数据传输的性能需求,为千兆以太网PHY芯片和其他MAC对接时接口电平不匹配问题提供了一种新的解决方案。

基于FPGA的千兆以太网端口通信设计

针对嵌入式领域中以太网传输速率以及实时性问题,文中提出了一种基于FPGA(Field Programmable Gate Array)的千兆以太网端口通信的设计方案。设计了千兆以太网交换机的转发功能,基于标签转发实现了端对端数据通信。CPU(Central Processing Unit)发出带有标签的数据报文,通过千兆网口输出数据报文,经过RGMII(Reduced Gigabit Media Independent Interface)接口将带标签的数据报文发送给FPGA,FPGA通过内部逻辑判断标签中的输出端口号域并去除标签,从相应千兆网口向连接设备输出数据报文。外设通过千兆网端口输入数据报文,通过SGMII(Serial Gigabit Media Independent Interface)协议将数据报文发送给FPGA,FPGA通过内部逻辑添加标签并轮询输出给CPU,从而实现多个千兆网口连接设备互通。实验结果验证了FPGA逻辑的可行性和有效性,传输速率达到1 Gbit·s-1,报文转发延时小于100μs,报文丢包率为0%,数据传输稳定性较高,满足现有项目的实际需求。

基于JESD204B接口的波形产生FPGA设计

提出了一种基于JESD204B接口的波形产生的FPGA设计方案,该设计主要由FPGA、DAC、DDR3以及网口芯片组成,实现产生双通道、频率范围为2 GHz~3.5 GHz的中频信号。FPGA与DAC由高速串行接口JESD204B进行连接,实现双通道的波形产生、数字上变频及数模转换,网口芯片与DDR3用于传输和存储一些特殊数字波形。详细介绍了JESD204B接口时钟同步、DDS信号发生器、数字波形接收、缓存和发送等关键功能的设计。最后通过频谱分析仪抓捕DAC输出的中频信号验证了FPGA设计的可靠性。

基于千兆网的时间确定性网络设计

如今激增的数据业务带来了大量的拥塞崩溃、数据分组延迟、远程传输抖动。传统的网络只能将时延减少到几十毫秒,但是专用总线逐渐被以太网替代在工业、医疗、航空等领域,需要将抖动控制在微妙级。因此,文章设计提出了一种高实时性、低延迟、高可靠性的时间确定性网络。在RGMII接口的千兆以太网MAC帧基础上,增加了两个新的数据帧格式,可以指示当前网络中节点的上线状态,各节点能够在预定义的时隙进行数据的收发。测试结果表明,数据在传输时可以满足高并发的网络要求。

基于ZYNQ Ultrascale+MPSOC的通用处理模块关键技术研究

针对目前普通处理器无法满足应用场景需求,且功耗较大,元器件价格昂贵等问题,提出了基于ZYNQ Ultrascale+MPSOC芯片的通用处理模块。首先,ZYNQ Ultrascale+MPSOC芯片仅使用一片芯片实现处理器和FPGA的功能需求,在减少芯片数量降低成本的同时有效降低模块功耗。然后,提出电源双余度设计,能够选择正常工作的电源作为输入端,同时加入抑制过压设计,有效防止电压过大,造成模块损坏。同时,采用基于DDR4的内存优化方式,有效提高通用处理模块的处理速度。基于PL端设计端系统,实现多个模块之间的通信。通过测试表明,该文的设计能够实现通用处理模块的关键功能,且稳定,可靠。

基于FPGA+MAC+PHY的千兆以太网数传系统设计

为高分辨率成像遥感系统设计了基于FPGA+MAC+PHY架构的千兆以太网数据传输系统,FPGA负责实现MAC硬件驱动以及上层协议模块。采用AX88180实现以太网MAC子层功能,88E1111实现PHY层功能,两者均支持RGMII接口和全双工1 000 Mbps模式。该系统实现了UDP协议和IP协议;并且实现了与上位机之间的ARP请求和应答操作。选用了乒乓缓存作为数据在各协议层之间的传递方案,最大程度提高了数据吞吐率。测试证明,子系统实现了遥感数据的稳定和高速传输。

基于FPGA的千兆以太网CMOS图像数据传输系统设计

针对100fps的帧率、600×400图像尺寸16位灰度CMOS图像传感器的大数据量远距离传输关键技术问题。借助于用户数据报协议(UDP)作为通信协议,采用XC6SLX16FPGA对图像传感器采集的数据进行预处理及将图像数据封装成以太网帧,同时配合专用的千兆以太网PHY芯片VSC8601,通过RGMII接口进行FPGA与PHY的连接方式,设计了一种基于FPGA的千兆以太网CMOS图像传感器数据传输系统。实验测试结果表明,该系统不仅实现了530 Mbit/s的高效可靠图像数据的远距离传输,而且该系统安全可靠,能够稳定有效工作。

带有视频图像处理功能的一体化LED显示屏控制器

带有视频图像处理功能的一体化LED显示屏控制器,它打破了传统的LED显示屏控制器配搭昂贵的视频处理器这种分离的应用模式,将专业级视频处理器芯片直接嵌入LED显示屏发送器中,以低成本方式实现了高清视频处理和音/视频播放两者的合成,显著提升了LED显示屏控制系统的显示质量、效果、功能和可靠性。

基于FPGA多接口的千兆以太网IP核设计

具有嵌入式千兆以太网功能的信号处理类产品,存在GMII,RGMII以及SGMII等模式。采用FPGA作为主控系统,设计了可兼容GMII/RGMII/SGMII模式的UDP网络IP核。该IP核采用用户逻辑搭建的方法在FPGA内部实现了千兆以太网通信功能,且未使用FPGA内嵌CPU,占用FPGA资源较少,具有较强移植性。经过测试验证得出,该IP核传输稳定,可适应多种类型的产品,为数据远程传输及产品调测提供了有效手段。

一种基于AMBA协议的双通道以太网MAC的设计与实现

千兆以太网接口已经成为高性能嵌入式处理器So C最重要的通信接口。在一款处理器So C的双通道以太网MAC设计时,由于处理器采用AMBA总线且管脚资源有限,直接复用已有IP核存在总线协议不兼容、引脚数目太多等问题。文章提出一种基于AMBA协议的双通道以太网MAC架构,通过设计RGMII接口单元,实现双通道以太网MAC接口的引脚复用,有效地降低了芯片管脚数目,同时通过设计PLB2AHB协议转换单元,实现通信数据AHB总线与PLB总线之间协议转换及以太网DMA功能。最后,本文通过搭建So C系统验证环境,对设计实现后的双通道以太网MAC在不同场景下的功能进行功能验证,结果表明双通道以太网MAC能够以10/100/1000Mbps的速率实现双通道RGMII半双工/全双工通信,满足设计要求。