考虑工艺波动影响的RLC互连统计延时

该文提出了一种考虑工艺波动的统计RLC互连延时分析方法。文中首先给出了考虑工艺波动的寄生参数和矩的构建方法,然后基于Weibull分布给出了RLC互连的统计延时模型。所提方法同样适用于已有的延时模型如Elmore模型,等效Elmore模型和D2M模型。通过对几种模型的比较,表明,基于Weibull分布的RLC互连的统计延时模型是最精确的,和HSPICE相比,50%延时误差最大0.11%,蒙特卡洛分析中的均值和平均偏差误差最大2.02%。

基于RLC模型的集成电路互连线串扰估计

本文提出了一个新的基于RLC模型的高速集成电路互连线串扰峰值估计公式,在考虑了电感效应的基础上建立了RLC电路模型,对CMOS电路器件作了线性假设,推导出了当侵略线输入单位斜升信号时的互连串扰时域表达式。计算机仿真结果表明,该公式的结果相对于HSPICE仿真的误差绝对值小于10%,可被应用于集成电路版图综合的布局规划模型中,能够在高速、高密度VLSI的设计阶段预测信号性能。

一种基于RLC互连线系统的串扰仿真方法研究

提出了一种基于均匀RLC耦合互连线系统的串扰噪声仿真方法。该方法将耦合互连线模型在线元分析阶段即进行复频域解耦,使原本复杂的耦合互连线元模型转化为独立互连线元模型,进而简化之后的串扰噪声的仿真分析过程。最后运用数值方法得到均匀RLC互连线串扰噪声的时域估计表达式。仿真实验结果相较于PSPICE结果的误差小于5%,表明了该方法可以对均匀RLC互连线串扰噪声进行有效的仿真和评估。

基于工艺随机扰动的非均匀RLC互连线串扰分析

提出一种基于工艺随机扰动的非均匀RLC互连线串扰分析方法;同时建立了互连线随机扰动模型。通过解耦技术将耦合非均匀互连线模型转化为独立互连线模型,从而简化了分析,并利用新的逼近模型对数值结果进行复频域的函数逼近,提高了算法精度。最后将算法应用到多根耦合互连线互连的情况,拓展了算法可计算的电路规模。实验结果表明算法可以对工艺随机扰动下的耦合互连线串扰进行有效评估。

斜阶跃信号激励下耦合RLC互连线时延估计

考虑实际电路中激励信号不理想对耦合互连线时延分析的影响,建立了斜阶跃信号激励下的互连线时延模型,提出了一种基于耦合RLC互连线的时延分析方法。该方法对已有的解耦算法进行了改进,将斜阶跃信号激励下的耦合互连线模型在线元分析阶段进行解耦,并结合二阶矩模型及改进的一阶模型对互连线的传递函数进行化简,进而给出耦合互连线的时延估计表达式。实验结果表明,互连线时延估计方法可以对耦合RLC互连线模型的时延进行有效评估。

斜阶跃信号激励下的RLC互连线时延模型

文章对斜阶跃信号激励下的RLC互连线时延模型进行了研究。用改进1阶模型逼近传输线的传输函数,得到了比较简洁的时延解析式。该模型计算所得的结果与SPICE仿真结果的误差小于5%。

一种新的RLC互连解析延时模型的建立

提出了用来评估深亚微米VLSI电路中RLC互连延时的一种新的解析延时模型.该模型的驱动器由输出电阻和电容组成,负载为容性负载.先对分布式均匀传输线的转换函数展开式进行二阶近似,然后根据不同的极点情况,计算出时域下的阶跃响应及相应的解析延时.该模型还被应用到具体的RLC互连树中评估源节点到漏节点的延时.实验结果表明,该模型比前人的延时模型精确,延时评估误差减少了10%;而由输出电阻和电容组成的驱动器能够很好地改善RLC互连树的延时分析.

基于RLC模型的树形互连线时延估算

文章给出了基于RLC模型的树形互连线50%时延的估算公式。这里给出的算法精度较高(与SPICE仿真结果的误差在10%以内),而且具有与Elmore时延相同的算法复杂度。该算法基于RLC模型,可以得到各种不同的阻尼响应,包括欠阻尼振荡,而Elmore时延只能反应呈单调变化的过阻尼响应。因此,该算法对阻尼响应的估算精度高于Elmore时延,而其相当的计算开销(算法复杂度)使它可以应用于Elmore时延使用的各个领域。

分布RLC树形互连线的时延估算稳定模型

基于分布RLC互连线模型,提出一种保证结果稳定的树形互连线的时延估算模型。此模型针对树形互连线,提出"等效ABCD矩阵"的概念,在此基础上通过二阶矩匹配估算树形互连线时域响应,并通过曲线拟合给出了解析形式的50%时延估算公式。新模型保证结果的稳定性,并且大大快于传统的仿真方法。实验表明,新模型与电路仿真软件HSPICE仿真结果相比较误差小于15%。

考虑工艺波动的RLC互连延时统计模型

基于概率解释算法的原理，提出了一种考虑工艺波动的RLC互连延时统计模型，该模型使用了对数正态分布函数。在给定互连参数波动范围条件下，利用该算法计算延时仅需要采用前两个瞬态。和HSPICE相比，Monte Carlo分析中的均值和平均偏差误差分别低于0.7％和0.51％。模型计算简单且精度高，可以满足互连线仿真要求。

Analytical delay models for RLC interconnects under ramp input

Analytical delay models for Resistance Inductance Capacitance(RLC)interconnects with ramp input are presented for different situations,which include overdamped,underdamped and critical response cases.The errors of delay estimation using the analytical models proposed in this paper are less by 3%in comparison to the SPICE-computed delay.These models are meaningful for the delay analysis of actual circuits in which the input signal is ramp but not ideal step input.

串扰约束下超深亚微米顶层互连线性能的优化设计

优化顶层互连线性能已成为超深亚微米片上系统(SOC)设计的关键.本文提出了适用于多个工艺节点的串扰约束下顶层互连线性能的优化方法.该方法由基于分布RLC连线模型的延迟串扰解析公式所推得.通过HSPICE仿真验证,对当前主流工艺(90nm),此优化方法可令与芯片边长等长的顶层互连线(23.9mm)的延时减小到182ps,数据总线带宽达到1.43 GHz/μm,近邻连线峰值串扰电压控制在0.096Vdd左右.通过由本方法所确定的各工艺节点下的截面参数和性能指标,可合理预测未来超深亚微米工艺条件下顶层互连线优化设计的发展趋势.

互连线对CMOS电路性能的仿真分析

随着芯片集成规模的不断扩大及信号频率的不断提高,互连寄生成为限制芯片性能的关键因素之一。应用通用的互连线等效RLC模型,采用Advanced Design System(ADS)和SPICE软件首先分析了频率及互连线长度对信号传输特性的影响。在此基础上,又分析了互连线对环形振荡器及传输门两种CMOS电路性能的影响。结果表明,高频及较长的互连线更容易导致信号质量的恶化,包括幅值的衰减及相移的产生。而且,在尺寸小于0.25μm的工艺条件下,互连线明显恶化了电路性能,说明在更微小尺寸的工艺下,在电路设计仿真时要考虑互连线的寄生效应。

VLSI设计规划中互连串扰的峰值估计

提出了一组新的基于RLC模型的VLSI互连串扰峰值估计公式。根据高速VLSI互连特性建立了混πRLC模型,推导出分量匹配法3阶系数的精确表达式,得到了只与R、L、C分布参数有关的互连线串扰峰值估计公式。计算实验表明,该公式与SPICE仿真结果符合得较好。将该估计公式嵌入各种综合引擎和工具,能够在高速、高密度、大规模集成电路的设计阶段预测信号性能。

基于工艺波动下的互连延时统计模型

为了有效分析工艺波动对互连性能的影响,本文基于对数正态分布函数提出了一种RLC互连延时统计模型。在给定互连参数波动范围条件下,首先得到了电路矩的表达式,然后推导出了RLC互连延时均值和标准差。针对65nm和45nm的RLC互连树进行了验证,和HSPICE相比,采用本文方法计算得到的互连延时均值和标准差误差分别低于1%和5%。仿真表明本文方法具有足够的效率和精度。

一种基于纳米级CMOS工艺的互连线串扰RLC解析模型

基于纳米级CMOS工艺,综合考虑电容耦合与电感耦合效应,提出了分布式RLC耦合互连解析模型.采用函数逼近理论与降阶技术,在斜阶跃输入信号下提出了受扰线远端的数值表达式.基于90和65nm CMOS工艺,对不同的互连耦合尺寸下的分布式RLC串扰解析模型和Hspice仿真结果进行了比较,误差绝对值都在4%内,能应用于纳米级片上系统(SOC)的电子设计自动化(EDA)设计和集成电路优化设计.

改进的RLC互连线延时估算方法

为了提高超大规模集成电路中全局互连线延时估算的精度,提出了一种基于RLC模型延时估算的方法。该方法将互连系统中的延时分为2部分:电磁波传输延时和波形上升沿延时,并分别进行估算。计算出电磁波传输延时,并消除其对原传输函数的影响得到一个新的传输函数。利用一种稳定的二阶RLC模型对新传输函数进行逼近,估算出波形上升沿延时。实验结果表明:该方法在后者远大于前者的时候,其估算结果至少能保证和传统方法有相同的精度。而在两者大小相当的情况下,该方法能够较大地提高对延时估算的精度。