基于FPGA的双口RAM在信号采集中的应用

应用FPGA技术构造双口RAM,实现了高速信号采集系统中的海量数据存储和时钟匹配,功能仿真验证了设计的正确性。

TP RAM的低功耗优化设计及应用

针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地址总线进行格雷编码。将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPC工艺成功流片,die size为10.5 mm×11.3 mm,功耗为17.07 W。测试结果表明,优化后的RAM面积减少了25.2%,功耗降低了43.07%。

基于IP核的RAM VHDL设计

介绍了VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)语言和IP核的特点,通过实例,详细阐述了IP核的使用方法和步骤,最后初步阐述了电路的优化方法。

双口RAM在图像处理系统中的应用研究

基于图像处理系统实时性和大数据量冲突的问题,提出了在图像处理系统中使用双口RAM的方法。介绍了双口RAM的功能和特点,以IDT70V09芯片为例给出了图像处理系统中应用双口RAM的系统架构设计、硬件接口设计、系统软件设计以及FPGA和DSP对双口RAM操作软件的详细设计,并针对双口RAM的端口争用问题与解决方法进行了详细讨论,对系统的印制板设计和电路调试提出了建议。最后对图像处理系统进了功能测试,证明了采用双口RAM设计的系统的稳定性和可行性。

基于SRAM和STT-RAM的混合指令Cache设计

随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Cache。通过实验证明,该混合型指令Cache与传统基于SRAM的指令Cache相比,在不增加指令Cache面积的情况下,增加了指令Cache容量,并显著提高了指令Cache的命中率。

微机RAM的一种软件检测方法

本文提出用一般高级语言编程实现对用户区ＲＡＭ读／写错误检测的原理及方法，并在ＰＣ微机上用ＦＯＲＴＲＡＮ语言实现。

Characterization of Fusarium Oxysporum Isolates Obtained from Wax Gourd and Chieh-qua in China by Pathogenicity, RAMs and Sequence Analysis of the rDNA Internal Transcribed Spacers (ITS1 and ITS2)

Wax gourd (Benincasa hispida Thumb. Cogn) is called white gourd, winter melon, Chinese preserving melon, Chinese squash, and don kwa. It has been cultivated in China for over 2 300 years. It probably

一种可节约RAM资源的准循环LDPC码的编码装置

低密度奇偶校验码(Low Density Parity Check Code,LDPC)是一种可接近香农容量限的分组码,具有纠错能力强、编码效率高、码率灵活可选等特点,但在编码方面,直接根据生成矩阵编码的运算量大,对硬件现场可编程门阵列(Field Programmable Gate Array,FPGA)计算和存储能力要求高。因此,提出一种以非0元素的位置表示法来代替原稀疏矩阵的值表示法,更经济地利用FPGA的随机存取存储器(Random Access Memory,RAM)资源,以移位寄存器方式实现LDPC码的编码方式,采取流水线结构减少FPGA硬件逻辑资源,通过矩阵变换,大大降低了RAM存储资源,节省了编码器的硬件资源。

随机森林模型预测老年膀胱癌患者术后下肢深静脉血栓发生风险及预警措施

目的探讨随机森林模型预测老年膀胱癌患者术后下肢深静脉血栓(DVT)发生风险及预警措施。方法选取2019年6月—2022年6月我院收治的282例老年膀胱癌患者,按照7∶3比例分为训练组(n=197)和内部验证组(n=85),统计两组下肢DVT发生率及一般临床资料,训练组基于随机森林模型结果构建下肢DVT风险预警模型,并行内外部验证。结果282例老年膀胱癌患者下肢DVT发生率为15.10%(42/278)。训练组和内部验证组中,DVT阳性及阴性患者在年龄、BMI、麻醉时间、合并糖尿病、合并高脂血症、术前纤维蛋白原(FIB)、D-二聚体(D-D)、白蛋白(ALB)水平及Caprini风险评估模型(RAM)评分、术后卧床时间比较差异有统计学意义(均P<0.05);确认属性重要性评分前8变量纳入随机森林模型算法中建立下肢DVT风险预警模型,变量重要性评分依次为术前D-D、术前FIB、术前ALB、术前RAM评分、年龄、合并糖尿病、术后卧床时间、合并高脂血症,随机森林模型预测效能为0.933,经外部验证显示模型预测结果与实际结果具有较高一致性。结论随机森林模型对老年膀胱癌患者术后下肢DVT具有较好的预测能力,综合考虑年龄、合并糖尿病、术后卧床时间、合并高脂血症及术前D-D、FIB、ALB与RAM评分等因素有利于预防下肢DVT发生,具有临床指导意义。

弹药精确装填可靠性分析及测试

为了保证在复杂环境下连续工作的火炮自动装填机构装填参数的一致性,研究了火炮自动装填机构工作的可靠性及其测试方法。首先,分析了装填参数变化对内弹道参数的影响和导致参数变化的原因。然后,设计了多传感器装填参数测试系统,利用该系统对输弹过程和输弹效果进行了综合测试。测试结果表明:在装填开始60ms左右装填机构尾部出现的峰峰值为14mm的振动是影响弹丸入膛姿态并与身管尾端面碰撞的主要原因;当弹丸的挤入压力为3 300～14 000N时,卡膛行程在2mm内变化;根据密集度分布将卡膛行程分为三个区域,其中第二区域1.321～1.557mm为可靠卡膛区。测试表明,所采用测试方法和精度能够满足装填机构的检测要求,可为装填机构的结构优化和性能评估提供数据支撑。

北半球高卢蜜环菌的遗传多样性与分子鉴定

从北美、欧洲和中国收集 2 3个高卢蜜环菌菌株 ,PCR扩增其rDNA的IGS和ITS区域 ,用AluⅠ、HaeⅢ、HinfⅠ和TagⅠ四种限制性内切酶进行酶切 ,同时结合随机扩增微卫星 (RAMS)多态性 ,对北半球的高卢蜜环菌的遗传多样性进行了分析。结果发现了高卢蜜环菌的 6种IGS RFLP图谱类型 ,其中gal(B)和gal(D)是国内外尚无报道的新的IGS RFLP型。RFLP系统树发现该种有明显的大陆之间遗传分化 ,存在中国、欧洲、北美和亚洲 4个亚群体。RAMS分析表明北半球高卢蜜环菌存在亚洲、欧洲、北美 中国和北美 欧洲等 4个高卢蜜环菌发育系 ,而且不同大陆的高卢蜜环菌具有较近的亲缘关系 ,而相同大陆的却具有不同的起源 ,特别是北美的高卢蜜环菌两个发育系异源性很高 ,北美东部的发育系同欧洲的关系比较近 ,而北美西部的同亚洲关系比较近。

基于载荷试验的夯实水泥土桩复合地基模糊随机可靠度分析

基于夯实水泥土桩复合地基载荷试验数据,以复合地基的沉降率为分析变量,考虑了变量的随机性及破坏失效的模糊性．采用概率统计方法确定变量的参数分布,用模糊统计方法确定失效准则的隶属函数,利用概率理论与模糊数学的概念建立复合地基失效的模糊失效概率和可靠度计算的方法,并通过实例分析了目前夯实水泥土桩复合地基载荷试验的可靠度指标．

一种内存网格的数据预取算法

内存网格(RAM(random access memory)grid)是一种面向广域网上内存资源共享的新型网格系统.它的主要目标是在物理内存不足的情况下,提高内存密集型应用或IO密集型应用的系统性能.内存网格的应用效果取决于网络通信开销.在减少或隐藏网络通信开销的情况下,其性能可以进一步提高.通过对内存网格的分析,设计了一种基于“推”数据的内存网格预取机制.借助数据挖掘领域中序列模式挖掘的方法,提出了相应的预取算法.通过基于真实运行状态的模拟,对预取算法进行了评估和验证.

同宗配合蜜环菌与欧美异宗配合蜜环菌狭义种的分子系统学关系

从亚洲、欧洲和北美收集18个蜜环菌狭义种菌株,PCR扩增其rDNA的IGS和ITS区域,用AluI、HaeIII、HinfI和TagI四种限制性内切酶进行酶切,同时用随机扩增微卫星(RAMS)多态性,对蜜环菌狭义种的进行了遗传多样性和分子系统学分析。结果蜜环菌狭义种的IGS和ITS-RFLP类型比以前报道的更多,亚洲、欧洲和北美菌株都具有比较明显的特征片段,通过ITS和IGS图谱可将三个大陆的菌株区分开,其中IGS-HinfI图谱能完全区分3个大陆的菌株。RFLP数据的系统学分析表明,该种存在明显的大陆遗传分化,亚、欧、北美的群体分属三个相互独立的进化系,北美群体IGS变异程度较小,ITS变异程度极高;而欧洲群体IGS的变异程度较大,多态性高,ITS变异程度非常小。RAMS系统分析表明,中国、日本和非洲的同宗配合蜜环菌属于一个系统发育系,该发育系同欧洲和北美的异宗配合种的两个发育系分属3个不同的独立进化分支。据此建议欧洲和北美的异宗配合蜜环菌应作为蜜环菌的两个亚种。

谐振隧穿晶体管数字单片集成电路

阐述了谐振隧穿器件构成的与非门、单/双稳逻辑转换电路、或非门、流水线逻辑门、D触发器、静态存储器、多值逻辑和静态分频器等数字单片集成电路,它们具有高频高速、低功耗、多值逻辑、节点少、节省器件、简化电路等显著优势,将是数字集成电路后续小型化最有希望的代表。指出材料生长和芯片工艺制作等问题是其实现工业化生产的瓶颈。综述了国内外在该领域的研究现状和发展趋势,特别是美国已经有高水平的谐振隧穿晶体管数字单片电路问世,我国正在开展少量的研究工作。

分布式资源描述框架数据管理系统查询性能评价

随着知识图谱技术的不断发展,知识图谱驱动的知识信息管理广泛应用于各个领域,因此面向知识图谱的分布式SPARQL(Simple Protocol and Resource description framework Query Language)的查询效率显得尤为重要。首先针对现有的基于Spark和基于主存(RAM)的分布式资源描述框架(RDF)系统进行详细调研;其次,从上述系统中选出8个具有代表性的系统进行查询性能评估,比较基于Spark和基于RAM的系统在不同查询类型、查询直径、数据集上的查询性能差异;然后,全面分析实验结果,对基于Spark和基于RAM的系统的查询性能进行评价;最后,针对现有系统在分布式SPARQL查询中存在的查询伸缩性差、查询连接复杂度高、查询编译时间长等问题,展望面向垂直应用领域的分布式SPARQL查询优化的未来研究方向。

半导体压力传感器研制现状与开发动向

随着IC制造技术的迅速发展,硅膜片式压力传感器及其集成化压力传感器受到青睐,对其开发研制相当盛行。本文以应用压阻效应原理的硅膜片式压力传感器为中心阐述半导体压力传感器的最近研制现状与开发动向。

基于自适应时序匹配的低延迟寄存器堆

指出半导体工艺与晶体管特性参数的随机波动随着芯片特征尺寸不断减小越来越大,传统的基于预匹配的寄存器堆设计方法必须通过增大匹配裕量来保证读写操作的可靠性,为了克服制约寄存器堆性能提升的这一关键因素,提出了一种基于自适应时序匹配的低功耗寄存器堆电路结构。该结构通过对多端口寄存器堆的访存时序进行自适应匹配与调优,达到减小寄存器堆访问延时、降低功耗以及提高芯片工艺敏感度的目的。电路及版图仿真结果显示:基于该方法实现的3读2写32×64 bit寄存器堆,在SMIC 40nm工艺条件下,芯片面积为135.5μm×65.1μm,访存延迟为357ps,相比于传统的Chain Delay匹配技术,延迟减小22%,功耗降低35%。

全相联Cache的体系结构级功耗估算与分析

Cache是现代微处理器中消耗能量最多的部件之一。论文研究了全相联cache的组织结构,给出了一种全相联cache的体系结构级功耗估算模型,验证了该模型的有效性,并定量地分析了全相联cache组织结构的功耗特性。

基于FPGA的飞控计算机多路串行通信设计

飞控计算机与外设进行多路串行通信时必须进行串口扩展,但传统的通用异步接发器(UART)扩展接口芯片引脚多、体积大,与其他器件的接口复杂。为此,采用一块现场可编程门阵列芯片,利用verilog HDL编程,设计通用异步收发器单元、数据接收控制器、数据发送控制器、双口随机存取存储器等模块,实现飞控计算机的10路串行通信,减少电路面积和功耗。在ISE9.1i上的仿真结果表明,该设计可实现数据的正确传输。