Kelvin连接方法在芯片Rdson测试中的应用

本文介绍了传统方法在测试Rdson时的弊端以及kelvin连接测电阻技术的原理和在Rdson测试中的应用。

高压VDMOS电容的研究

本文主要研究了VDMOS电容的组成,详细分析了Ciss、Coss和Crss这3个VDMOS电容参数的定义和各自对应的特性,并从模拟上着重分析了沟道长度和栅氧厚度对电容的影响.文中提出一种反馈电容较低的VDMOS新单元结构,在相同的尺寸条件下,新结构单元Qg*Rdson的优值较之传统型设计显著下降.

用于TFT-LCD液晶显示的可调电荷泵设计

为了满足TFT-LCD液晶显示的驱动要求,设计了一种通过控制饱和区MOS管的导通电阻来调节输出电压的可调电荷泵。与传统的电荷泵相比,该电荷泵通过负反馈系统进行控制,具有输出可调、最少外围器件、低纹波、易于集成等优点。采用此可调电荷泵电路的芯片已在UMC0.6μm-BCD工艺线投片,测试结果表明,该可调电荷泵电路工作良好,独特的稳压方式使得电荷泵输出纹波降至最低,并且电荷泵的电容尺寸小,从而减小了整个系统的PCB面积,可调电荷泵正电压输出范围为10～30V,负电压输出范围为-5～-30V,负载电流为50mA时,输出纹波为27mV,可调电荷泵的整体效率可达80%。

高压BiCMOS工艺及其在驱动芯片设计上的应用

随着高压BiCMOS技术越来越多地应用于驱动等集成电路芯片设计中,所存在的问题也越来越突出。如何使一个具有竞争力的高压BiCMOS工艺能在设计中得到灵活方便的使用将成为一个新的课题。与通常的CMOS器件不同的是,高压器件在工艺和版图上有特定的考量,是否能形成灵活可调的PDK对一款成功的设计而言至关重要。其次,更丰富、性能更优良的器件可以进一步提升设计的竞争力,这需要工艺端提供更多的创新。另外,晶圆厂和设计的紧密合作也很重要,通过量身定做的方式可以帮助高压工艺走出现有的驱动芯片设计需求瓶颈。

降低非自对准LDMOS功率管R_(DSon)离散性的途径

LDMOS 功率管工作在线性区时,R_(DSon)取决于沟道区及漂移区的图形尺寸与掺杂浓度。非自对准LDMOS 功率管漂移区的一端与栅极没有自对准关系,因此一些工艺偏差(诸如光刻 CD、重叠、刻蚀 CD等)均可影响器件的沟道长度。Motorola 公司在 SMOS7LV^(TM)工艺开发过程中,曾发现非自对准 LDMOS功率管 R_(DSon)离散比规范值大8%(1σ)。有关 R_(DSon)的离散的分析表明,主要是因重叠性不良而引起。优化对准方案之后,R_(DSon)离散可由原先的～12%降至<3%。

低导通电阻MOSFET测试中的自动校验技术

导通电阻的准确测量是低导通电阻MOSFET测试中的一个难点。介绍了一种用于低导通电阻MOSFET测试过程中自动校验测试系统的方法。通过在DUT板上增加高精度低阻值标准电阻测试回路的方法,在正式测试前对测试系统进行自动校验,校验合格后继续对MOS管进行测试,否则将停止测试;避免了由于自动测试设备(ATE)、DUT板、金手指等测试单元的精度漂移、器件老化等因素导致测试不准确的情况,保证了产品的测试精度,对提升测试的品质具有重要意义。

改善功率MOSFET器件UIS测试能力的方法

介绍了功率MOSFET器件的UIS(非钳位感应开关)测试原理及重要性,通过实际案例,解释UIS与产品质量之间相互关系,分析影响UIS能力的因素,提出改善功率MOSFET器件的3种方法,即改善contact工艺、减小RB,改变设计。实际案例中的两种MOSFET器件A和B应用了这3种方法的组合,使功率MOSFET器件的UIS能力和测试合格率有了很大的提升。

VDMOSFET低导通电阻改良研究

文章通过对VDMOSFET导通电阻模型的分析,结合VDMOSFET芯片生产过程中用到的等离子刻蚀工艺理论,探索通过优化刻蚀工艺以改善VDMOSFET器件导通电阻的途径。文中以实际VDMOSFET生产的引线孔刻蚀工艺为例,阐述了通过SOFT-ETCH工艺,改善接触孔表面损伤以达到降低VDMOSFET导通电阻的实现方法,通过详实的实验数据对比,证实SOFE-ETCH工艺对导通电阻的改良作用。

一种VDMOS阈值电压和导通电阻的优化方法

功率场效应晶体管应用广泛,其阈值电压和导通电阻是其重要的参数。针对不同栅氧厚度的产品设计不同的多晶硅厚度实验来寻找最佳工艺条件,最终找到了阈值电压产品和导通电阻的最佳多晶硅厚度条件。

基于浮动源的氮化镓器件导通电阻测试技术研究

首先,介绍了氮化镓器件的基本特征,以一款氮化镓功率器件为例,介绍了其基本结构、应用场景和关键参数,并研究了其导通电阻的测试;其次,介绍了浮动源的特点,研究了使用浮动源测试氮化镓器件导通电阻的方法,在测试方案的软件、硬件设计上提出了一些建议;然后,将所提出的测试方案运用于实际测试,结果表明,得到的测试数据与理论值吻合地较好,证明了测试方案的有效性;最后,对测试过程中常见的问题进行了分析,对于提高氮化镓器件导通电阻测试精度具有一定的参考价值。

三重表面降场UHVLDMOS的仿真分析

提出三重表面降场(Triple RESURF)UHVLDMS的两种结构:无NTOP及有NTOP结构,分别对其击穿耐压和导通电阻进行仿真,得出BVdss,Rdson后获得最优工艺条件,并换算出Rsp,与双重resurf的Rsp对比,无Ntop结构具有10%左右的优势,有NTOP结构具有32%左右的优势。并且,提出三重降场式UHVLDMOS需要MeV注入设备的需要,且对关键工艺剂量(DN,PT)仿真拉偏,观察其工艺余量。