高速数字化三维集成式CCD-CMOS图像传感器

为了解决CCD与CMOS工艺兼容性低、互连集成制作难度大,以及芯片间接口匹配和高性能兼备等问题,对CCD器件拓扑结构与像元、CMOS读出电路、三维异质互连集成及高密度引脚封装等技术进行研究,提出了一种1024×256阵列规模的集成式CCD-CMOS图像传感器。该器件实现了CCD信号的高精度数字化处理、高速输出及多芯粒的技术融合,填补了国内CCDCMOS三维集成技术空白。测试结果表明:集成CCD-CMOS器件的光响应和成像功能正常,双边成像效果良好,图像无黑条和坏列,互连连通率(99.9%)满足三维集成要求,实现了集成式探测器件的大满阱高灵敏度成像(满阱电子数达165.28ke^(-)、峰值量子效率达86.1%)、高精度数字化(12bit)和高速输出(行频率达100.85kHz),满足集成化、数字化、小型化的多光谱探测成像系统要求。

高光谱应用的带可调复位时间CDS的低噪声红外焦平面读出电路

低辐射量的高光谱应用对红外焦平面读出电路(ROIC)提出了低噪声的设计要求。相关双采样(CDS)是常用的减少噪声的结构。本文通过调节钳位和采样保持之间的时间间隔来改进CDS,可灵活消除低频噪声。采用180 nm CMOS工艺设计和制造了640×512规模、15μm像元中心距的读出电路。输入级集成了低噪声CTIA与本文提出的可调复位时间CDS(AICDS),所设计的时序产生器使CDS复位时间可以延长0~270个时钟周期。通过延长复位时间减少这个时间间隔,噪声电子数可以由39 e^(-)减少到18.3 e^(-)。SPECTRE仿真结果和实验测试结果证实了提出的AICDS结构可以提升高光谱应用读出电路的噪声性能,因此可以广泛应用。

一种具有积分电容复用功能的红外读出电路设计

为提高长波红外探测器的电荷处理能力,提出了一种积分电容复用技术。该技术将读出电路阵列分为奇偶行两个部分,使奇偶行像素分开进行积分读出。当所有的奇行像素积分时,所有的偶行像素均不进行积分。奇行像素复用偶行像素的积分电容,奇行像素积分结束后按行列顺序依次读出。同样地,当所有偶行像素积分时,奇行像素不进行积分,偶行像素复用奇行像素的电容,积分完成后偶行像素按顺序读出。相比于使用叠层电容来提高电荷处理能力的方法,积分电容复用技术更加有效且不受工艺限制。仿真结果表明,积分电容复用技术可将像素的等效积分电容提升至原来的2倍,使读出电路的电荷处理能力从20 Me^(-)提升至40 Me^(-)。

Readout electronics for CSR-ETF silicon strip array detector system

A readout electronics has been developed for the silicon strip array detector system of HIRFL-CSR-ETF.It consists of 48 front end electronics(FEE)boards,12 PXI-DAQ boards and one trigger board.It can implement energy and time measurements of 4608 channels.Each FEE board is based on 6 ASICs(ATHED),which implements energy and time measurements of 96 channels.The PXI-DAQ board meets requirements of high-speed counting and amount of readout channels and can process signals of 4 FEEs.The trigger board is developed to select the valid events.The energy linearity of the readout electronics is better than 0.3%in the dynamic range of 0.1-0.7V.In the test with a standard triple alpha source,the energy resolution was 1.8%at 5.48 MeV.This readout electronics enables the silicon strip array system to identify particles of A<14.

SPAD阵列读出电路关键技术与发展趋势(特邀)

首先针对SPAD阵列读出电路的特点,将电路主要分成接口电路与信号处理电路两大部分,其次根据单光子雪崩光电探测器的阵列的不同应用场景,阐述了集成读出电路中核心电路模块设计的关键技术。分别从SPAD的接口电路设计、两种典型应用成像模式(光子计时、光子计数)中核心电路的设计方面,详细分析此类电路的关键技术以及国内外研究团队在此类电路的研究进展与存在的问题。最后根据目前国内外研究的进展情况,分析了SPAD阵列集成读出电路的发展趋势以及各类电路存在的设计重点与难点,为SPAD阵列读出电路的设计提供一些参考。

多光谱TDI-CMOS图像传感器读出电路设计

针对3D集成式多光谱TDI-CMOS图像传感器的数字化处理和高速读出需求,为了解决与TDICCD探测器的整体布局、物理尺寸和接口的匹配性和一致性问题,研制了适用于五谱段TDICCD的CMOS读出电路芯片。该读出电路芯片创新地设计了一种使用多相位ADC时钟、支持相关多次采样的新型列级单斜ADC电路结构,实现了TDICCD信号的数字化和高速输出,有效提升了探测器的动态范围和噪声指标。流片测试结果表明:读出电路芯片的功能正常,集成式TDICCD的成像效果良好,新型列级ADC工作正常,读出电路以最小9.5μs的行周期输出14 bit数据,相关多次采样具备降低输出信号噪声的作用,实现了TDICCD信号的高精度数字化处理和高速输出,满足3D集成式TDI-CMOS图像传感器的研制要求。

混合像素传感器阵列外围拥塞缓解读出电路设计

介绍了一种混合像素传感器的外围数字读出电路,适用于高能粒子探测、生物医学成像等领域。该外围读出电路由拥塞缓解电路、持续仲裁电路与循环仲裁电路组成。分析了粒子集群的特征和不同数据路由策略对电路的影响,采用间隔n列通道共享存储器与持续/循环仲裁两种策略,缓解瞬时大量粒子击中时的信息损失问题。仿真结果表明,拥塞缓解电路较传统电路在200 kHz对撞频率下,数据读出能力提升43%,当传感器阵列击中比例达3%时,粒子信息损失减少23.43%。采用0.13μm CMOS工艺,64通道拥塞缓解外围数字电路的面积为219664μm^(2),对比未经拥塞缓解处理电路,数字外围电路面积减小13.26%。

边积分边读出低噪声红外焦平面读出电路研究

设计了一款低噪声InGaAs焦平面读出电路.提出一种新型相关双采样电路结构,可在边积分边读出模式下有效抑制积分电容(0.15 pF)的KTC噪声.电路经0.5μm 5 V Nwell CMOS工艺流片,测试结果符合设计目标,在高帧频边积分边读出模式下工作状态良好,电路噪声约1.7×10-4 V,动态范围大于80 dB.

红外焦平面CMOS单元读出电路

研制出一种 Ｃ Ｍ Ｏ Ｓ 差分放大器组成的电容反馈互导放大器（ Ｃ Ｔ Ｉ Ａ） 型红外焦平面读出电路，其输出端带有相关双取样（ Ｃ Ｄ Ｓ） 电路。对读出电路的注入效率进行了计算机模拟。介绍了器件的设计与工艺分析。实验结果表明，在７７ Ｋ 下，读出电路的动态范围为６６ ｄ Ｂ，功耗典型值为０ ．５３ 毫瓦／

基于AlGaN/GaN场效应晶体管的太赫兹焦平面成像传感器

太赫兹波成像技术在人体安检、医学成像、无损检测等领域具有广泛的应用前景。文中面向高速、高灵敏度和便携式太赫兹成像应用需求,设计实现了一种基于AlGaN/GaN高电子迁移率晶体管自混频检测机制的太赫兹焦平面成像传感器。该焦平面成像传感器由探测器阵列芯片和CMOS读出电路通过倒装互连实现,阵列规模达到32×32。探测器阵列中具有对管差分功能的像元设计通过提高探测器的电压响应度和抑制共模电压噪声,提高了焦平面成像的灵敏度。焦平面成像传感器的输出模拟信号通过片外的模数转换(ADC)芯片转化为数字信号,由现场可编程门阵列(FPGA)采集后通过Camera Link图像数据与通信接口发送到计算机。利用该焦平面成像传感器,演示实现了太赫兹光斑、太赫兹干涉环和太赫兹光照下的旋转塑料叶片的视频成像,帧频达到30 Hz。

采用APD单光子阵列读出集成电路的红外测距技术

红外单光子探测因其超高的检测灵敏度和信噪比,有效提升了弱光检测系统的性能水平。基于TSMC 0.35μm CMOS工艺,提出了一种阵列型数字式红外读出电路及其应用系统的设计方法。采用由OSC多相时钟构成的低段全局共享TDC和高段像素独享TDC的两段式阵列结构,在170 MHz时钟频率下,实测获得了小于1 ns的时间分辨率和3μs的量程,并在1 k Hz的帧率下采用串行模式输出数据,经相关数据处理,最终实现测距轮廓成像的功能。

新型的ISFET微传感器读出电路单芯片集成研究

生化微传感集成系统是目前的研究焦点,本文以在线性区和饱和区两种模式下工作的pH-ISFET作为研究对象,提出ISFET微传感器与其信号读出电路的单芯片集成,并深入研究传感机理以及与标准CMOS兼容的敏感材料制备技术.整个芯片包含ISFET/REFET微传感差分对、双模式ISFET/REFET放大器、次级差分放大、参比电极Pt、恒流源等,采用新加坡Chartered半导体集成电路公司3.3V标准CMOS工艺流片.同时进行传感器芯片的pH响应实验测试,获得53mV/pH灵敏度.

红外焦平面探测器数字读出电路研究

读出电路是红外焦平面探测器组件的重要组成部分,其性能对探测器乃至整个红外成像系统的性能有重大影响。随着硅CMOS工艺的发展,数字化读出电路以及读出电路片上数字信号处理等功能得以实现,能够大幅度提高红外焦平面探测器的性能。以红外焦平面探测器对读出电路的要求入手,分析了读出电路各性能参数对红外焦平面探测器性能的影响,介绍了读出电路的数字化技术及各种实现方式以及数字积分技术。CMOS技术的发展使得数字积分技术在红外焦平面探测器读出电路中得以实现,有效解决了读出电路的电荷存储容量不足的问题,极大地提高了探测器性能。

64×64元InSb红外焦平面读出电路研制进展

研制了用于 6 4× 6 4元InSb红外焦平面的几种读出电路。ISM 6 4× 6 4- 2型电路是采用直接注入模式 ,行积分工作的读出电路。ISM 6 4× 6 4- 3型电路仍然采用直接注入读出模式 ,行积分工作 ,但是增加了一级采样保持电路。ISM 6 4× 6 4- 4型电路采用直接注入模式 ,帧积分工作 ,因而可大大提高信噪比。描述了 2、3和 4型电路的结构 ,工作原理及版图设计特点 ,电路的制造工艺、测试方法及其主要性能。

基于不同作用体制下的非扫描激光成像雷达探测技术

激光成像雷达是激光技术和雷达技术相结合的产物,在军事上有着广泛的应用前景。非扫描激光成像雷达是近年来出现的新型雷达,因没有机械扫描装置,具有高帧频率、宽视场、高可靠性的特点。本文对基于相位法的非扫描激光成像雷达、基于多狭缝条纹管的非扫描激光成像雷达、基于阵列的非扫描激光成像雷达的原理、特点进行了分析,指出了每种体制的局限性,为应用具体背景下的非扫描激光成像雷达体制的选择提供了一定的参考价值。

数字红外焦平面探测器(特邀)

相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有很多技术优势,是红外焦平面探测器技术的重要发展方向。首先,介绍了数字红外焦平面探测器国内外的研发现状,从信号处理以及应用的角度分析了模拟红外焦平面探测器与数字红外焦平面探测器的区别与特点;然后,又详细介绍了列级ADC数字读出集成电路以及数字像元读出集成电路的架构及具体电路模块,分析了数字读出集成电路的各模块电路及与性能的关系,并展望了数字读出集成电路的技术发展趋势。随着红外焦平面探测器向大面阵、小像元及高性能发展,对数字读出集成电路也提出更高的技术要求。通过读出集成电路架构以及模块电路的技术提升,列级ADC数字读出集成电路将普遍应用于大面阵、小像元红外焦平面探测器,而数字像元读出集成电路将普遍应用于长波红外焦平面探测器。

改进型电流镜积分红外探测器读出电路设计

介绍了一种基于电流镜积分(CM I)的红外探测器的读出电路,运用宽摆幅自偏置电流镜结构对CM I电路进行了改进,该结构由宽摆幅自偏置P型折叠共源共栅电流镜与N型电流镜反馈结构组成,在提高电流镜工作稳定性的同时,基本读出单元功耗降低了3.3μW。详细分析了电路的结构、工作原理和设计过程,并采用Chartered 0.35μm工艺进行了功能仿真和版图设计。结果表明,该改进型电路结构可以实现从30pA到4.5nA的积分,精度达到9位。

CTIA型单元读出电路非线性分析及优化设计

读出电路的非线性严重影响红外成像系统的成像质量和可靠性,限制红外成像系统的使用范围。本文详细分析了探测器偏置电压和积分电容对单元读出电路线性度的影响,并基于CSMC DPTM(双多晶三铝)0.5μm工艺设计了一款具有高线性度的CTIA型单元读出电路。实验结果表明,所设计的CTIA型单元读出电路的非线性度小于1%。

一种高性能X射线CMOS图像传感器的研究

研制了一种采用电流镜积分读出电路和相关双采样电路的X射线CMOS图像传感器(NEW-X-IS),传感器像元由采用CMOS工艺的光电二极管实现,光电二极管产生的光电流通过电流镜放大后在像元外的电容上积分,经相关双采样电路抑制噪声后,由CMOS移位寄存器和多路开关电路输出视频信号。对采用2μm CMOS工艺研制的64位实验线阵进行参数测试,结果表明NEW-X-IS具有较小的非均匀性、较低的暗噪声、较大的单位面积响应度、较高的输出电压和较宽的动态范围。将其应用于一个实验系统中,得到了不同密度、不同尺寸材料的视频信号波形。

向数字化发展的红外焦平面列阵

在过去数年里,红外焦平面列阵(FPA)取得了显著进步,近来的研发重点已经集中到硅读出集成电路(ROIC)上,帧频增加、引入新型的信号处理功能是该领域的重要进展。因为优于具有模拟信号输出的探测器,具有数字信号输出的FPA备受关注。数模转换器(ADC)在芯片上的实现是数字FPA的基础,片上ADC有三种结构,即芯片级ADC、列级ADC和像元级ADC。主要通过对部分有关英语文献资料的归纳分析,介绍了数字化FPA的发展动向和趋势。