基于安全风险的RTL级硬件木马验证研究

信息时代使得信息安全变得日益重要。攻击方为了获取想要的信息,除了使用软件方面的手段,如病毒、蠕虫、软件木马等,也使用硬件手段来威胁设备、系统和数据的安全,如在芯片中植入硬件木马等。如果将硬件木马植入信息处理的核心--处理器,那将风险更高、危害更大。然而,硬件木马位于信息系统底层核心的层面,难以被检测和发现出来。硬件木马是国内外学术界研究的热点课题,尤其是在设计阶段结合源代码的硬件木马检测问题,是新问题,也是有实际需要的问题。在上述背景下,围绕源代码中硬件木马的检测和验证展开了研究。基于硬件木马危害结果属性,在学术上提出基于安全风险的模型和验证规则,给出相应的描述形式,从理论上说明安全验证规则在减少验证盲目性、缩小可疑代码范围、提高评估效率的作用,实验表明,基于安全风险规则的验证,可以避免验证的盲目性和测试空间向量膨胀的问题,有效验证疑似硬件木马的存在和危害,对源代码安全评估是有一定效果的。

RTL级硬件木马问题研究

信息时代使得信息安全变得日益重要。信息安全可以分为两类:软件安全和硬件安全。攻击方为了获取想要的信息,除了使用软件方面的手段,如病毒、蠕虫、软件木马等,同样也使用硬件手段来威胁设备、系统和数据的安全,如在芯片中植入硬件木马等。如果将硬件木马植入信息处理的核心——处理器,那将风险更高、危害更大。然而,硬件木马位于信息系统底层核心的层面,难以被检测和发现出来。硬件木马是国内外学术界研究的热点课题,尤其是在设计阶段结合源代码的硬件木马检测问题,是新问题,也是有实际需要的问题。在上述背景并结合国内对芯片RTL源代码安全风险评估的实际需求展开了相关工作,围绕RTL源代码中硬件木马的问题展开了研究。主要贡献:针对RTL级硬件木马尚未在学术上给出一般属性的问题,给出硬件木马的属性描述形式,在形成硬件木马属性的基础上,以模块端口信号为源,提出了一种基于信号流向的多叉树分层递归搜索方法,实验结果表明,该方法对于依附在端口上的硬件木马的检测是有效的。

芦山M_S 7.0地震前地震活动性分析及区域地震活动水平参数I_(RTL)的应用

本文采用Region-Time-Length(RTL)方法分析在汶川M_S 8.0级地震引起的地震活动增强背景下芦山M_S 7.0地震前地震活动性变化,并提出了综合反映区域地震活动水平的参数IRTL。芦山地震前1年在震中和周边地区检测到地震活动平静异常,主要分布在龙门山断裂带南段1.5°N×2°E范围内,持续了近8个月,异常范围和异常程度呈现由小→大→小的特征。新提出的区域地震活动水平参数I_(RTL),早期在0值附近波动,于震前一年开始不断下降,降至波谷后回升到较低值,波谷后9个月发震。I_(RTL)在一定程度上为"识别"芦山地震发生危险性提供了参考。以上研究对了解芦山地震孕育过程提供了新的认识。

RTL综合中的格式判别

由于寄存器传输级 (RTL)行为描述可以精确地确定数字系统的操作 ,所以寄存器传输级综合成为当前EDA行业的主流设计方法 .实现从寄存器传输级行为描述到门级结构描述转换的 RTL 综合 ,是组合逻辑 /时序逻辑综合理论在 HDL(硬件描述语言 )上的具体应用 .设计寄存器传输级综合工具的基础是格式判别 ,即将行为描述中的组合逻辑与时序逻辑区分开来 ,利用组合逻辑综合与时序逻辑综合分别进行处理从而完成寄存器传输级综合 .在分析和总结寄存器传输级行为描述规律以及逻辑综合局限性的基础上 ,论述格式判别的必要性、可行性、有效性 ,提出一种易于实现的格式判别方法 .该方法利用赋值语句为核心的中间数据格式以及逻辑综合所能接受的内部格式 (多维体 ) ,将复杂的寄存器传输级行为描述分解为各个赋值语句组 ,根据赋值语句组中的各条赋值语句的条件判断此赋值语句组是组合逻辑还是时序逻辑 ,并生成不同层次、功能相对独立的 RT单元以便利用对应的组合逻辑综合或时序逻辑综合处理此 RT单元 ,从而在实现 RTL 综合的过程中使组合逻辑综合和时序逻辑综合得到最大限度的重用 .最后文中给出一些测试实例和结果分析 .通过测试实例和结果分析表明该文提出的方法不但有效地区分了组合逻辑和时序逻辑 ,而且由于通过对组合?

RFID及RTLS技术和应用

射频识别(RFID)是一种电子标签数据采集系统,用射频信号读取近距离需要进行辨别的物体信息,它具有许多条形码和其他自动识别系统不具备的优点.应用范围非常广泛,包括制造业/存储业、包裹跟踪和物流供应管理等.与用来进行识别的RFID系统不同,实时定位系统(RTLS)是应用高级射频技术,能得到物体的真正位置,提供平均为3～7m的分辨率.

针对JTAG调试的RTL验证环境设计原理

以ARM7TDMI为例提出了一种在RTL仿真时即可进行JTAG调试的方法。利用该方法在RTL仿真时即可进行ARM的JTAG调试。首先详细分析了JTAG的边界扫描标准及工作原理,而后以ARM7TDMI为例分析了ARM的扫描链的设计原理及控制方法,从中给出了如何利用JTAG控制ARM7TDMI扫描链来完成ARM的行为控制。该方法还可以通过ARM的控制进而完成对SoC中其他模块的验证。通过该原理建立JTAG接口软仿真验证平台,可以在RTL仿真时验证ARM的JTAG调试功能以及SoC的初步测试。

用51单片机控制RTL8019AS实现以太网通讯

介绍以太网的帧协议和以太网控制芯片RTL8019AS的结构特性;介绍51单片机控制RTL8019AS实现以太网通讯的硬件设计方案;采用C51语言实现ARP协议(地址解析协议),并进行了系统的调试与验证。

RTL8019AS及其在嵌入式以太网系统中的应用

介绍了10 M以太网控制芯片RTL80 19AS的主要性能和结构特性,以及在Cygnal公司的C80 5 1F0 2 0单片机控制下,使用RTL80 19AS实现嵌入式以太网通讯的硬件设计方案和编程方法。该系统尺寸小、性能高,适合便携式仪器仪表中的使用,为智能化、模块化的嵌入式设备的实现提供了一种途径。

文安和古冶2次M_(S)5.1地震活动特征对比

对2006年文安M_(S)5.1地震和2020年古冶M_(S)5.1地震前的异常平静图像、区域-时间-长度(RTL)曲线、地震图像信息(PI)热点进行了对比分析。研究结果表明:①2次M_(S)5.1地震前存在不同程度的时空平静异常图像;②RTL方法显示,文安地震前半年存在显著平静异常,古冶地震前半年内未出现平静异常;③PI方法显示,在3年预测窗长和0.1°×0.1°网格尺度下,2次地震的震中附近皆存在热点,文安地震的有效热点相比于古冶地震对地点指示意义更好,发震风险性更高。该研究对华北地区M_(S)5.0以上地震活动特征总结和地震危险性评估具有一定的参考意义。

一种快速的组合电路RTL功耗估算器(英文)

提出了一种快速分析组合 RTL 模块功耗的方法 ,经过建立模块功耗库 ,可快速计算出任意输入向量驱动的电路功耗 .该方法使用泰勒一阶近似的公式模型 ,并在建库过程中采用 Monte- Carlo模拟方法 .ISCAS85 bench-mark电路模拟的结果显示 ,该方法的误差可以在 5

基于FPGA的便携心电智能诊断加速器及优化选芯方案

心电图(electrocardiogram,ECG)是诊断与心脏相关疾病的关键工具,可穿戴心电监护仪Holter是院外检测的重要手段,小型化、便携性、实时检测是优化方向。人工智能技术应用于包括心电诊断的各个领域,但存在参数量大、难于小型化、计算速度慢的问题,不满足便携心电监护仪的要求,而可编程逻辑门器件(Field-Programmable Gate Array,FPGA)有并行加速的特性。在AI智能算法硬件化的工程应用上,存在成本、速度、资源利用率的权衡,需要进行科学的芯片选型。开发了一种基于1D-CNN的、用于心电诊断的BeatNet,对于4分类的检测任务,该模型具有98.5%的分类准确率。在FPGA上实现BeatNet硬件化的实验,经测试在Altera公司的DE1-SoC开发板上部署RTL级硬件网络电路,最高频率为69 MHz,单个心拍诊断需要221个周期,总计算时间为3.31μs,满足实时标准。针对速度、功耗和成本指标评估了不同部署策略的性能,开发了一个选芯综合指数,可以在仅损失0.2%精度、5μs内完成单心拍的条件下,将FPGA计算芯片成本控制在200美元以内,满足高速度、低成本、低功耗的要求,对工程优化有实用价值。

RTL综合系统设计中时序逻辑综合的实现方法

时序逻辑综合是 RTL综合系统设计中的一个重要部分。文章系统地论述了时序逻辑综合问题，在分析用户的 RTL描述形式的基础上，以具体算法的形式，提出基本时序逻辑电路描述综合的实现方法，同时对其它一些综合系统中未引用的复杂时序逻辑电路也提出了具体的综合实现方法。

基于功能仿真的RTL级低功耗优化

针对复杂集成电路设计中的功耗问题,提出了基于典型功能仿真和代码解析通过逻辑重组、操作隔离、预计算等技术实现寄存器传输级(RTL)低功耗的优化方法,该方法工作在RTL级,只需得到HDL仿真工具的支持。实验结果表明采用文章所提出的优化方法可显著降低电路功耗。

TGM模型的RTL形式化描述

TGM模型是实时仿真参考模型的重要组成模型。它可以描述、构造实时系统行为。本文选取基于事件的RTL语言 ,形式化定义了TGM模型和其表现形式 ,如 :断开子图、任务断开子图、非断开子图和混合子图等。

RTL综合中变量赋值语句的综合方法

变量是 VHDL 语言中顺序语句的一个特征 .从分析变量的作用出发 ,论述 RTL 综合中变量赋值语句的综合方法及其相应依据 ;同时提出一种用于对变量赋值语句进行综合的数据结构——变量关联链表 (VAL) ,及以此数据结构为基础的变量赋值语句的综合方法 .最后给出采用

以太网控制芯片RTL8019AS详细配置

RTL8019AS是目前实现设备接入以太网普遍采用的一种接口控制芯片,在实际应用中最重要的就是对芯片的配置。为了使广大工程技术人员能够更好地应用该芯片,对RTL8019AS工作在不同方式下的配置做了详细的说明解释,并总结了在应用中芯片工作在不同方式下的优缺点。

应用RTL8019AS的嵌入式Web服务器硬件实现

嵌入式设备的网络化是当前的一个热点问题,其实现方式可以用微处理器直接驱动网卡芯片来接入Internet。结合嵌入式Web服务器,阐述了如何利用微处理器直接驱动RTL8019AS的硬件设计思路及方法,最后给出了该实现的测试结果。

Verilog HDL语言RTL级描述的可综合性

所谓逻辑综合就是将较高抽象层次的描述自动转换到较低层次描述的一种方法 .由于Verilog HDL( Verilog Hardware Description L anguage)本身的特点 ,许多面向仿真的语句虽符合语法规则却是不能综合的 ,这在设计中必须加以避免 .同时讨论了如何写出 Verilog HDL可综合风格的 RTL( Register Transfer Level)

RTL8019AS及其在嵌入式以太网中的应用

介绍了10M以太网控制芯片RTL8019AS的结构和主要性能,以及在SUMSUNG公司的嵌入式微处理器S3C44BOX控制下,使用RTL8019AS实现嵌入式以太网的硬件设计方案和编程方法。该系统尺寸小、性能高,适合便携式仪器仪表中的使用,为智能化、模块化的嵌入式设备的实现提供了一种途径。

RTL8305SB在嵌入式智能网桥中的应用

讨论了新型以太网交换控制芯片RTL8305SB在嵌入式系统中的应用,提出了一种将其用于嵌入式智能网桥—CAN-ETHERNE的互连方案,详细阐述了MII总线的配置方法以及RTL8305SB与光纤收发器的连接方案;提出了有实际应用价值的RTL8305SB 2.5V电源生成方法,在实际应用中大大提高了RTL8305SB的稳定性。通过自制PCB版图,在开发板上自编程序,实现了多路CAN总线与以太网信息的转发,达到了预期的设计效果。