面向SIMD指令集的SM4算法比特切片优化

SM4算法是中国自主设计的商用分组密码算法,其加解密计算性能成为影响信息系统数据机密性保障的重要因素之一.现有SM4算法优化主要面向硬件设计和软件查表等方向展开研究,分别存在依赖特定硬件环境、效率低下且易遭受侧信道攻击等问题.比特切片技术通过对输入数据重组实现了并行化高效分组密码处理,可以抵御针对缓存的侧信道攻击.然而现有切片分组密码研究对硬件平台相关性强、处理器架构支持单一,并且并行化处理流水启动较慢,面向小规模数据的加解密操作难以充分发挥单指令多数据(single instruction multiple data,SIMD)等先进指令集的优势.针对上述问题,首先提出了一种跨平台的通用切片分组密码算法模型,支持面向不同的处理器指令字长提供一致化的通用数据切片方法.在此基础上,提出了一种面向SIMD指令集的细粒度切片并行处理SM4优化算法,通过细粒度明文切片重组与线性处理优化有效缩短算法启动时间.实验结果表明,相比通用SM4算法,优化的SM4比特切片算法加密速率最高可达438.0 MBps,加密每字节所需的时钟周期最快高达7.0 CPB(cycle/B),加密性能平均提升80.4%~430.3%.

基于FPGA的SM4算法高效实现方案

针对SM4算法的FPGA实现方案存在数据处理速度不够高和逻辑资源占用过高的问题,提出了基于现场可编程门阵列(FPGA)的高性能、低资源消耗的SM4算法实现方案。所提方案采用循环密钥扩展与32级流水线加解密相结合的架构,循环密钥扩展的方式降低了逻辑资源消耗,32级流水线加解密的方式提高了数据吞吐率。同时,所提方案采用代数式S盒并通过合并线性运算以及在不可约多项式的合并矩阵中筛选最优矩阵运算的方式进一步减少S盒变换的运算量,从而达到降低逻辑资源占用与提高工程数据吞吐率的目的。测试结果显示,该方案比现有最佳方案在数据吞吐率上提升了43%,且资源占用率降低了10%。

国密SM4算法CBC模式的高效设计与实现

密码技术是现代信息安全技术产业发展的核心,其中,国密SM4分组密码算法因其硬件实现简单、效率高等优点,已广泛应用于加密传输、加密存储等领域.随着应用领域的不断扩展,对硬件加密效率的需求也随之提高.目前,借助流水线技术,基于ASIC实现的SM4算法在ECB(electronic code book)工作模式下能够达到较高的吞吐量.然而,在CBC(cipher block chaining)模式下,由于相邻的数据存在依赖关系,流水线技术难以提高硬件设计的吞吐率.为解决这一问题,提出了2种逻辑化简方法:一种作用于轮函数迭代过程,另一种作用于S盒置换过程.这2种方法在每一轮迭代的关键路径中均减少了2个异或运算的延时.在TSMC 40 nm工艺下的ASIC综合结果表明,该设计在CBC模式下的吞吐率达到4.2 Gb/s,单位面积吞吐量达129.4 Gb·s^(-1)·mm^(-2),高于已发表的同类设计.

基于寄存器的SM4软件优化实现方法

SM4算法的实现效率是密码算法国产化进程中亟需解决的关键问题,许多学者致力于研究如何提升SM4算法的实现速度.比特切片是目前SM4算法软件实现方法中公认速度较高的一种实现方法,它通过在一次加密运算中并行加密多组明文数据的方式,在处理大批量数据时显著提高了SM4算法的实现速度.使用该方法时,每次加密运算前需一次性将多组数据的相同位加载到CPU的寄存器中,由此会带来CPU寄存器与内存之间数据传输的时间开销.为了减小寄存器一次性加载数据的规模,本文对于比特切片方法中的数据编排方式进行了改进,使得每次CPU执行运算时只加载必要的运算数据,从而减少了内存与寄存器之间的交互操作,进一步提高了用比特切片方法实现SM4时的整体加密效率.采用改进后的比特切片方法实现了SM4算法的64组数据并行加解密,该方法的理论加解密速度可达4.1 cycles/byte,经测试在AMD Ryzen75800H平台上加密速率达到了11162Mb/s.该方法对基于比特切片方法设计的对称加密算法软件优化实现方法具有重要参考价值.

基于国密SM3和SM4算法的SNMPv3安全机制设计与实现

随着网络技术的快速发展以及5G技术的日益普及,接入网络的设备呈指数级增加,网络结构日趋复杂,恶意网络攻击频发。如何安全、高效地管理数量庞大、复杂的网络设备正成为网络管理所面临的新挑战。简单网络管理协议SNMPv3版本相比v1和v2,增加了基于用户安全模型,提供了数据机密性、完整性、防重放等安全服务。但SNMPv3依然存在默认认证算法与加密算法强度不高、密码算法未全面支持国家商密算法标准等问题。文中在分析SNMPv3协议现有安全机制的基础上,针对基于用户安全模型的SNMPv3现存问题提出了优化方案,将SM3和SM4国密算法嵌入SNMPv3安全机制,基于SM3和SM4国密算法为SNMP协议设计了HMAC-SM3-192认证协议和PRIV-CBC-SM4加密协议。在未明显增加响应时间的前提下,提升了SNMP消息传输过程中抵御伪装、信息篡改、信息泄露等安全威胁的能力,实现了SNMP协议安全性方面的优化。

基于国密SM4及保形加密算法的文件脱敏系统研究

针对政务及金融等领域对于内部文件保密要求高,移动介质上存储的文件数据通过传统脱敏方法面临着数据内容量大、数据类型多样导致的脱敏效率低、脱敏内容不彻底等问题,提出了一种基于SM4与FF1结合的混合数据类型文件脱敏系统,该系统通过内容分割脱敏处理任意类型的数据,提升了文件脱敏的范围、准确性和效率;为了进一步减少脱敏系统代码运行的内存消耗,提出了汉字字典库索引转换算法,该算法通过构建待检测明文与汉字编码库的相对索引关系,优化传统脱敏系统中依赖于构建哈希表的键值映射;通过随机生成1000份测试文件进行脱敏测试,基于混合类型的文本不可识别率达到99.8%,脱敏以及内容复原的准确率达到99.9%;通过随机生成10份总大小约为10 MB的测试文件,纯文本类型的脱敏速率平均可达2500字符/秒。

一种基于复合域的国密SM4算法快速软件实现方法

成为ISO/IEC国际标准算法后,SM4的性能受到更多关注.目前针对SM4算法实现效率提升的方法主要集中在缩短S盒的运算时间,其中采用复合域实现的方法大都基于AES算法实现的复合域,而在GF((2^(4))^(2))上鲜有针对SM4算法软件实现的复合域被提出.本文首次在GF((2^(4))^(2))上找到了一个针对SM4算法S盒软件实现的复合域,给出一种基于复合域的SM4算法快速软件实现方法,使用穷举搜索和数学分析优化了算法S盒的复合域数学构造,构建了同构映射矩阵及其最小化目标函数,仅使用175个门函数就完成了S盒运算,平均每个输出比特占用22个门函数.基于比特切片技术,利用扩展指令集AVX2实现了SM4算法256组消息的并行化加密.每字节加解密平均耗时仅6.5个时钟周期.对硬件依赖程度低,经测试在Intel i5、Intel i7和AMD R7环境下均能显著提升SM4算法的计算效率,对有相似S盒结构的密码算法快速软件实现具有重要的参考价值.

WBDL:改进的SM4动态白盒密码算法

白盒模型下密码分析者被授权可以完全访问加密软件实现的中间过程.为了解决现有白盒密码通信中密钥生成方式固定、安全性不足的问题,构造了动态白盒库,设计了改进的SM4动态白盒密码算法WBDL(white-box SM4 algorithm based on dynamic white-box library).算法设计中应用新的查找表理论,构造了非固定的动态白盒库,把SM4算法的轮函数分割成三个阶段,再进行置乱编码,然后将密钥信息隐藏在第二阶段的查找表中以保护密钥.以设计的WBDL算法为基础构造了白盒加密通信软件系统,能够完成即时通讯、文件加解密、定期更换加密密钥等功能,可以在数据安全传输过程中实现对文件及密钥的有效保护.测试结果表明算法平均加密速率为0.273×10^(−3) Gbps,平均解密速率为0.234×10^(−3) Gbps,占用空间仅为尚-白盒算法的3%,但运算效率却更高;所设计的白盒加密通信软件对文件进行加解密的速度相近,平均值约为0.26 Mbps;文件加密传输速度均值为0.95 Mbps;软件系统的平均响应时间为425 ms.

基于卷积残差网络的SM4算法分析

由于密码分析与深度学习之间天然的相似性,各种深度学习技术开始被应用于密码分析中。为分析国密SM4算法的安全性,采用卷积残差网络构建模型,搜索SM4算法差分区分器。模型基于选择的明文差值和数据集进行训练,通过数据处理、参数和函数的优化,构造了3~8轮差分区分器。测试结果表明,模型可以对SM4算法低轮数加密的密文对与随机数据进行区分,但随着轮数的增加,模型已无法有效区分密文对和随机数据。结果表明,SM4算法具有良好的安全性。

基于SIMD思想的SM4流水线优化设计

SM4算法是我国商用密码标准,广泛应用于信息安全领域.由于SM4实现需要多次迭代和循环,所以SM4算法适合用硬件来实现.提出了一种基于ROM的并行S盒设计,面向SM4 ECB模式轮密钥更新的流水线结构,并且在此流水线基础上基于SIMD思想,对流水线结构进一步优化,减少了轮密钥生成的任务开销,实现了单轮密钥生成,多加解密数据流同时运算.提出的ROM流水线结构相比LUT流水线结构、BRAM流水线结构,降低了硬件资源使用,吞吐量分别提高了1.33倍和1.46倍;相比BRAM+寄存器流水线结构,节省了大量寄存器资源,而吞吐量没有明显下降.SIMD流水线结构当为1轮密钥生成4路加解密结构时,资源消耗仅为ROM流水线结构的2.5倍,效率提高了4倍.

一种抗差分计算分析的白盒SM4方案

研究白盒密码的设计与分析对于保证密码算法在实际应用场景下的安全性具有重要意义.本文发现白鲲鹏等人提出的白盒SM4方案存在安全性漏洞,采用Bos等人的差分计算分析方法,可以在8分钟内恢复出整个初始密钥.基于非线性编码改进了该方案,可以抵抗差分计算分析.改进后方案需要的内存空间为34.5 MB,各种查找表的白盒多样性的最小值为2^(568.8),各种查找表的白盒含混度的最小值为2^(148.4),有效抵抗Bos等人的差分计算分析、潘文伦等人的攻击、BGE攻击、林-来攻击、De Mulder等人的攻击、MGH攻击以及Lepoint等人的攻击.

基于Transformer的SM4算法工作模式识别

密码算法识别是开展密码设备监管、密码分析等工作的前提,在对现有密码算法识别方案进行总结和分析的基础上,利用K近邻(KNN)算法和随机性检测工具分析SM4分组密码算法不同工作模式下密文识别准确率低的原因。针对现有方案在SM4算法多种工作模式密文混合场景下识别准确率低的现状,证明深度学习应用于SM4分组密码算法工作模式识别问题的可行性,提出一种基于Transformer的SM4算法工作模式密文识别方案。在ECB、CBC、CFB、OFB、CTR工作模式下对文件进行批量加密,密文文件经过数据预处理形成密文数据集,然后输入Transformer模型进行五分类识别。实验结果表明,SM4算法5种工作模式在密文混合场景下识别准确率达到94.94%,证明所提方案可有效提升SM4分组密码算法5种工作模式在密文混合场景下的识别准确率。将密文数据集输入卷积神经网络、循环神经网络、ResNet进行对比实验,结果表明,相较于这3种传统神经网络,基于自注意力机制的Transformer模型识别准确率分别提升18.38、26.96、10.44个百分点。

基于深度学习的SM4密码算法新型区分器

针对大状态分组密码区分器的数据复杂度、时间复杂度和存储复杂度较高的问题,提出了一种建立长分组和长密钥分组密码算法深度学习区分器模型的方法,构建了SM4算法的神经区分器。借鉴密文差分能够提升区分器性能的思想,将密文对之间的部分差异信息作为训练数据的一部分,设计了神经区分器新数据输入结构,采用残差神经网络模型建立神经区分器,对长分组的训练数据集进行数据预处理。同时,针对所构建的区分器存在高特异度和低敏感度的现象,提出了一种模型再学习的改进策略。实验结果表明,基于深度学习的区分器模型获得了9轮SM4神经区分器,其4~9轮区分器的准确率最高可达100%、76.14%、65.20%、59.28%、55.89%和53.73%,所获得的差分神经区分器的复杂度和准确率远优于传统差分区分器,也是目前已知针对SM4密码算法最好的神经区分器,证明了深度学习方法在长分组密码安全性分析上的有效性和可行性。

对一种白盒SM4方案的差分计算分析

传统密码算法的安全性建立在黑盒攻击模型下.在这种攻击模型下,攻击者只能获取密码算法的输入输出,而无法得知密码算法运行时的内部细节.近年来白盒攻击模型的概念被提出.在白盒攻击模型下,攻击者既可以获取密码算法的输入输出,也可以直接观测或更改密码算法运行时的内部数据.为保证已有密码算法在白盒攻击环境下的安全性,在不改变其功能的基础上通过白盒密码技术对其进行重新设计被称为已有密码算法的白盒实现.研究白盒实现方案的设计与分析对于解决数字版权管理问题具有重要意义.近年来,出现了一类针对白盒实现方案的旁信道分析方法.这类分析手段只需要知道很少白盒实现方案的内部细节,却可以提取到密钥,因此是一类对现有白盒实现方案具有实际威胁的分析手段.对现有白盒实现方案进行此类分析对于确保方案安全性具有重要现实意义.此类分析方法中的典型代表是基于差分功耗分析原理的差分计算分析.基于差分计算分析,对白-武白盒SM4方案进行了安全性分析.基于对GF(2)上n阶均匀随机可逆矩阵统计特征的研究结果,提出了一种改进型差分计算分析(IDCA),可以在分析成功率几乎不变的前提下显著提升分析效率.结果表明,白-武白盒SM4方案在面对差分计算分析时不能保证安全性,必须对其进行进一步改进使之满足实际应用场景下的安全性需求.

国密SM2、SM4混合算法在车联网中的应用研究

随着新一代车联网新兴产业形态的不断发展,配备先进车载传感器与控制执行器并结合现代通信技术的智能网联车载系统加速向智能化、数字化、网络化发展,而相应地,车辆的运行安全、数据安全和通信安全问题将更加复杂严峻,传统的通信技术已经无法满足车联网系统中低延时、高带宽、高可靠性等要求,针对工信部提出的《2025年车联网网络数据安全标准体系建设指南》中关于网络通信安全部分的要求,本文提出采用国密SM2、SM4混合算法在车联网数据通信中进行安全认证及数据的加密,构建智能安全可靠的车联网数据通信体系。

SM4国密算法的异构可重构计算系统研究

随着互联网的数据量呈爆炸式增长,以纯软件方式运行的SM4算法速度慢、CPU占用率高,而基于Verilog/VHDL实现的现场可编程门阵列或专用集成电路存在灵活性差、升级维护困难等问题。为了解决上述问题,提出了一种SM4国密算法的异构可重构计算系统的设计方案,采用高层次综合和异构可重构技术,通过优化数据内存分配与传输、优化循环、矢量化内核以及增加计算单元等方式,设计了SM4算法电子密码本模式和计数器模式的定制计算架构,并将该系统部署在FPGA异构平台。实验结果表明:SM4-ECB和SM4-CTR两种主流工作模式的定制计算架构在Intel Stratix 10 GX2800上,吞吐率分别达到109.48 Gbps和63.73 Gbps,是Intel Xeon E5-2650 V2 CPU上对应模式吞吐率的232.63倍和141.62倍。以此核心模块(包含数据输入、加解密、输出)的整体异构可重构计算系统的性能也分别达到了纯软件方式的4.90倍和3.56倍。该方案不仅实现了针对特定模式进行定制加速,而且可以通过硬件重构灵活支持不同的计算模式,兼顾了系统的灵活性和高效性。

针对智能IC卡SM4算法软实现的侧信道分析

侧信道攻击技术的出现给SM4算法的实现带来了新的安全挑战。但现有的侧信道攻击对象主要是密码算法由硬件实现的芯片或模块,对软件实现密码算法的软件密码模块进行攻击的分析较少。通过相关性功耗分析,对SM4算法的S-BOX输入、S-BOX输出和轮输出的脆弱点进行分析,并使用采集设备捕获了智能IC卡上软件实现SM4密码算法泄露的侧信息,实现了对智能IC卡软实现SM4算法的侧信道分析。实验结果表明,攻击者可以推断出加密算法中的关键信息,从而恢复出SM4算法的加密密钥,实现了针对软件密码模块的侧信道攻击分析,进一步拓展了侧信道攻击分析的方向。

基于有限域的通用掩码防御方案设计与实现

加密算法被广泛用来保护秘密信息,侧信道攻击通过捕获侧信道数据对加密算法进行攻击。相关功耗分析(Correlation Power Analysis,CPA)攻击具有易于捕获功耗数据、算法实现简单、攻击效率高等特点,是加密算法的重要威胁之一。掩码技术是一种常用于防御功耗分析攻击的技术,这种技术在不修改算法本身功耗特点的情况下,引入随机数。掩码使算法中间值随机化,降低算法中间值与功耗数据的相关性,能够防御相关功耗分析攻击等。对有限域(Galois Field,GF)实现的高级加密标准(Advanced Encryption Standard,AES)算法、SM4算法使用掩码技术进行防护,重点在于优化有限域求逆算法。针对AES算法、SM4算法分别提出一种有限域掩码算法,使用全掩码技术,其中包含一种通用的有限域求逆算法。该GF(28)上求逆算法共使用6个GF(24)乘法模块,2个GF(24)平方模块,2个GF(24)平方后乘常数模块和1个GF(24)求逆模块,求逆结果输出基本同步。实验结果表明,掩码算法有效提升了算法硬件实现的抗功耗攻击能力。

针对SM4轮输出的改进型选择明文功耗分析攻击

Wang等通过攻击时引入固定数据,在2013年的CIS上提出了针对SM4密码算法选择明文功耗分析攻击,但该方法存在选择明文次数、采集功耗信号曲线次数和条数多的问题,攻击过程复杂。分析发现该固定数据和轮子密钥之间的相关性可用于恢复轮子密钥,为此提出针对SM4密码算法轮输出的改进型选择明文功耗分析攻击。攻击时选择特殊的明文采集功耗信号曲线,将固定数据作为攻击目标,利用攻击出的固定数据来破解轮子密钥,实验验证了该方法的有效性。使用此方法进行攻击,不仅可以降低选择明文次数、采集功耗信号曲线次数和条数,提高攻击效率,而且还可应用于针对SM4密码算法线性变换的选择明文攻击。

分组密码算法SM4的低复杂度实现

针对分组密码算法SM4中加解密算法与密钥扩展算法的相似性,提出一种将加解密模块与密钥扩展模块复用的基本架构,通过对具体实现结构的分析与选择,使控制逻辑复杂度、复用模块复杂度以及系统吞吐量之间得到权衡。基于该架构设计SM4加解密IP核,在现场可编程门阵列上占用的资源仅为传统设计的55%,基于SMIC 0.18μm数字CMOS工艺的综合结果显示,仅用0.079 mm2即可实现100 Mb/s的数据吞吐量。实验结果表明,该结构可以有效地降低SM4算法的实现复杂度。