期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
SOI基横向SiGe HBT高频功率性能改善技术 被引量:1
1
作者 金冬月 吴玲 +5 位作者 张万荣 那伟聪 杨绍萌 贾晓雪 刘圆圆 杨滢齐 《北京工业大学学报》 CAS CSCD 北大核心 2022年第12期1280-1288,共9页
为了在高频下兼顾电流增益β和击穿电压V_(CBO)、V_(CEO)的同步改善,从而有效提升器件的高频功率性能,利用SILVACO TCAD建立了npn型绝缘层上硅(silicon-on-insulator,SOI)基横向硅锗(SiGe)异质结双极晶体管(heterojunction bipolar tran... 为了在高频下兼顾电流增益β和击穿电压V_(CBO)、V_(CEO)的同步改善,从而有效提升器件的高频功率性能,利用SILVACO TCAD建立了npn型绝缘层上硅(silicon-on-insulator,SOI)基横向硅锗(SiGe)异质结双极晶体管(heterojunction bipolar transistor,HBT)的器件模型.研究结果表明:通过基区Ge的摩尔分数的梯形分布设计,可在基区引入电子加速场,并减小有效基区宽度,一方面有利于缩短基区渡越时间,提高器件的特征频率f_(T);另一方面也有利于降低电子在基区的复合,提高基区输运系数,从而增大β.然而,在基区Ge的物质的量一定的情况下,随着Ge的摩尔分数的梯形拐点位置向集电结一侧不断靠近,集电结一侧对应的Ge的摩尔分数也将随之增加,此时,器件的集电极电流处理能力将显著下降,因此,需对摩尔分数值进行优化.同时,通过在衬底施加正偏压的衬底偏压结构设计,可在埋氧层上方形成电子积累层,提高发射结注入效率,从而增大β,但会退化击穿特性.进一步通过优化衬底偏压结构,设计出了兼具复合衬底偏压结构和基区Ge的摩尔分数的梯形分布设计的SOI基横向SiGe HBT.结果表明,与常规器件相比,新器件在保持峰值特征频率f_(Tm)=306.88 GHz的情况下,峰值电流增益βm提高了84.8,V_(CBO)和V_(CEO)分别改善了41.3%和21.2%. 展开更多
关键词 soi基横向sige HBT Ge的摩尔分数的梯形分布 衬底偏压结构 电流增益 特征频率 击穿电压
下载PDF
Effects of buried oxide layer on working speed of SiGe heterojunction photo-transistor
2
作者 Xian-Cheng Liu Jia-Jun Ma +4 位作者 Hong-Yun Xie Pei Ma Liang Chen Min Guo Wan-Rong Zhang 《Chinese Physics B》 SCIE EI CAS CSCD 2020年第2期458-462,共5页
The effects of buried oxide(BOX) layer on the capacitance of SiGe heterojunction photo-transistor(HPT),including the collector-substrate capacitance,the base-collector capacitance,and the base-emitter capacitance,... The effects of buried oxide(BOX) layer on the capacitance of SiGe heterojunction photo-transistor(HPT),including the collector-substrate capacitance,the base-collector capacitance,and the base-emitter capacitance,are studied by using a silicon-on-insulator(SOI) substrate as compared with the devices on native Si substrates.By introducing the BOX layer into Si-based SiGe HPT,the maximum photo-characteristic frequency ft,0 p.of SO1-based SiGe HPT reaches up to 24.51 GHz,which is 1.5 times higher than the value obtained from Si-based SiGe HPT.In addition,the maximum optical cut-off frequency fβ,opt,namely its 3-dB bandwidth,reaches up to 1.13 GHz,improved by 1.18 times.However,with the increase of optical power or collector current,this improvement on the frequency characteristic from BOX layer becomes less dominant as confirmed by reducing the 3-dB bandwidth of SOI-based SiGe HPT which approaches to the 3-dB bandwidth of Si-based SiGe HPT at higher injection conditions. 展开更多
关键词 silicon-on-insulator(soi) sige HETEROJUNCTION photo-transistor(HPT) characteristic frequency 3-dB BANDWIDTH
下载PDF
三维CMOS集成电路技术研究 被引量:3
3
作者 朱国良 张鹤鸣 +2 位作者 胡辉勇 李发宁 舒斌 《电子科技》 2004年第7期21-26,共6页
论述了三维集成电路(3D IC )的发展概况,介绍了近几年国外发展的各种三维集成电路技术,主要包括再结晶技术、埋层结构技术、选择性外延过生长技术和键合技术。并基于 SiGe 材料特性,提出了一种新型的 Si-SiGe 三维 CMOS 结构,即将第一... 论述了三维集成电路(3D IC )的发展概况,介绍了近几年国外发展的各种三维集成电路技术,主要包括再结晶技术、埋层结构技术、选择性外延过生长技术和键合技术。并基于 SiGe 材料特性,提出了一种新型的 Si-SiGe 三维 CMOS 结构,即将第一层器件(Si nMOS)做在 SOI(Si on insulator)材料上,接着利用 SiO2/SiO2低温直接键合的方法形成第二层器件的有源层,然后做第二层器件(SiGe pMOS),最终形成完整的三维 CMOS结构。与目前所报道的 Si 基三维集成电路相比,该电路特性明显提高。 展开更多
关键词 三维集成电路(3DIC) SI/sige CMOS soi/sigeoi 低温键合
下载PDF
硅及硅基半导体材料中杂质缺陷和表面的研究 被引量:10
4
作者 屠海令 《中国工程科学》 2000年第1期7-17,共11页
随着超大规模集成电路设计线宽向深亚微米级(<05μm)和亚四分之一微米级(<025μm)发展,对半导体硅片及其它硅基材料的质量要求越来越高,研究上述材料中各种杂质的行为,控制缺陷类型及数量,提高晶体完整性,降低表面污染和采用缺陷... 随着超大规模集成电路设计线宽向深亚微米级(<05μm)和亚四分之一微米级(<025μm)发展,对半导体硅片及其它硅基材料的质量要求越来越高,研究上述材料中各种杂质的行为,控制缺陷类型及数量,提高晶体完整性,降低表面污染和采用缺陷工程的方法改善材料质量显得尤为重要。文章阐述了深亚微米级和亚四分之一微米级集成电路用大直径硅材料中铁、铜金属和氧、氢、氮非金属杂质元素的行为,点缺陷及其衍生缺陷的本质与控制方法,硅片表面形貌、表面污染与检测方法的研究热点。同时还介绍了外延硅、锗硅及绝缘体上硅(SOI)等硅基材料的特性、制备及工艺技术发展趋势,展望了跨世纪期间硅及硅基材料产业发展的技术经济前景。 展开更多
关键词 硅片 硅基半导体 杂质行为 缺陷控制 表面质量
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部