基于SPARC V8结构处理器的计算机系统设计

首先介绍了国内外计算机SPARC体系结构的研究现状,指出SPARC体系结构已成为国际上流行的处理器结构之一,而且众多航天机构也采用了SPARC结构的处理器设计其航天器的计算机系统。随后,着重说明了SPARCV8的组成结构以及国内外基于SPARCV8结构设计实现的处理器。最后给出了基于国产SPARCV8结构处理器BM3802设计实现的最小系统组成结构。

基于TLM2.0的SPARC事务级建模

为提高可扩展处理器体系结构(SPARC)的设计抽象层次和仿真速度,设计一种符合第8版SPARC(SPARC V8)的事务级模型。该模型基于TLM2.0标准,采用解释型指令集仿真方法实现程序执行。通过构建验证环境,证明该事务级模型能够正确运行并跟踪SPARC V8程序,仿真速度比寄存器传输级提高2个数量级。

SUN的SPARC处理器体系结构及TurboSPARC微处理器

本文介绍了Sun Microsystems公司的SPARC处理器体系结构以及TurboSPARC微处理器,详细叙述了其技术特征及优化性能。

基于32位SPARC处理器的JTAG仿真器设计与实现

在研究IEEE1149.1标准和JTAG调试原理的基础上,以SPARC处理器内嵌调试体系结构为核心,设计实现一种JTAG仿真器.JTAG仿真器通过以太网和串口与上位机通信,利用FPGA发送JTAG协议时序完成用户调试任务.该系统设计可扩展性好,成本低,且JTAG数据发送速率可达到8Mbit/s、性价比高.经测试,该系统能稳定、可靠工作.

基于Eclipse的航天嵌入式软件集成开发环境设计与实现

针对当前航天器软件研制过程中需要使用多种开发工具的问题,设计实现了集工程管理、代码编辑、语法检查、编译链接和调试测试于一体的航天嵌入式软件集成开发环境.研究成果已应用于航天器嵌入式软件的研发,缩短了软件研发周期并提高了软件质量,同时也为软件集成开发环境的研发提供借鉴.

基于BM3803的星载计算机系统软件开发

为了构建基于国产芯片的星载计算机系统,研究了SPARC V8处理器在航天领域的应用,提出了一种基于国产BM3803处理器的星载计算机系统软件开发方法。根据航天控制中高可靠性、稳定性和源代码可控性的实际需要,以开源实时多处理器操作系统RTEMS为平台,开发了针对BM3803处理器的板级支持包(BSP)和设备驱动程序,并以PCI和EDAC为例,详细分析了PCI总线驱动和EDAC驱动的设计过程,最终实现了RTEMS对BM3803处理器的系统软件支持。结果表明,基于BM3803构建星载计算机系统是可行的。

RTEMS移植到SAILING S698处理器的BSP开发

RTEMS是一款优秀的实时嵌入式操作系统,它支持多种处理器架构,具有良好的可移植性和裁剪性,支持多种API标准以及开源的特点使得它被广泛地应用在多种嵌入式领域。以基于SPARC V8架构的SAILING S698处理器开发板为目标,分析了RTEMS移植到S698的主要过程,介绍了RTEMS移植的开发环境配置,描述了在配置好的环境下板支持包(BSP)的开发详细步骤。

异构多核人工智能SoC芯片的低功耗设计

随着深空探测、载人航天、商业火箭和飞行器等各项航天任务的开展,各型号任务对硬件系统的智能化、可靠性、低功耗指标提出了更高的要求,作为系统"大脑"的So C处理器亟需进行升级换代。本文综述了面向航天新任务应用的人工智能So C芯片玉龙810,介绍了新一代国产自主可控、高智能、高可靠、低功耗So C芯片的功能特点、关键技术,重点描述了玉龙810芯片的低功耗设计方法和实现结果,通过优化技术玉龙810芯片动态峰值功耗达到了低于5W的指标。玉龙810芯片采用多核异构架构,主要由4个SPARC V8核、8个GPU核和8个NNA核组成,片内通过AMBA3.0总线实现模块的互联互通,片上还集成H.264/H.265,JPEC2000等片上外设。

S698PM宇航芯片的软件支持及信息处理性能测试

综述了面向宇航应用的S698PM宇航处理器芯片的软件支持,设计了嵌入式操作系统VxWorks的板级支持包BSP软件,分析了BSP包中多核的任务调度机制和中断管理。本文还给出了S698PM的性能测试数据,测试结果表明S698PM性能优越。最后通过一个FFT算法的应用实例展现了S698PM的并行计算处理能力。

面向宇航应用的高性能多核处理器S698PM芯片的设计

综述了面向宇航应用的SPARC架构嵌入式处理器芯片的发展历程及技术产品,介绍了新一代SPARC架构多核处理器SOC芯片(S698PM芯片)的设计,阐述了其在性能优化和可靠性优化方面的设计方法。S698PM芯片架构采用SMP对称多处理架构,配置四核高性能SPARC V8处理器,具备二级缓存控制,数据吞吐能力大;芯片具备丰富的片上外设及宇航总线接口;支持多款嵌入式实时操作系统(EOS)。

兼容SPARC V8结构的FPC及其低功耗设计

为了满足空间应用对于浮点计算的需求,设计了一款兼容SPARC V8指令集的浮点协处理器.该浮点协处理器实现了除平方根和四精度指令以外的所有浮点指令,并采用独立的加法、乘法和除法流水路径.设计中根据整点单元的译码级结果来产生针对浮点协处理器各数据路径的时钟门控信号,从而实现了微体系结构级的浮点协处理器时钟门控,在静态功耗基本不受影响的情况下,可以消除对应数据路径空闲状态的动态功耗.在中芯国际的0.18μm CMOS工艺上的实现结果与既有设计相比较,最大时钟频率提高了32%.