基于JESD204B接口的波形产生FPGA设计

提出了一种基于JESD204B接口的波形产生的FPGA设计方案,该设计主要由FPGA、DAC、DDR3以及网口芯片组成,实现产生双通道、频率范围为2 GHz~3.5 GHz的中频信号。FPGA与DAC由高速串行接口JESD204B进行连接,实现双通道的波形产生、数字上变频及数模转换,网口芯片与DDR3用于传输和存储一些特殊数字波形。详细介绍了JESD204B接口时钟同步、DDS信号发生器、数字波形接收、缓存和发送等关键功能的设计。最后通过频谱分析仪抓捕DAC输出的中频信号验证了FPGA设计的可靠性。

面向复杂制造业协同云平台的高速数据传输技术

针对复杂制造业协同平台之间信息数据传输效率较低这一问题,文中提出了一种新型的面向制造业协同云平台的高速数据传输技术方案。该方案采用OPC UA通信架构作为数据传输的主体架构,在每个OPC服务器内置RoCEv2通信协议,并使用Spark数据分析处理引擎作为数据处理核心,构建了基于RoCEv2和Spark的OPC高速数据传输链路。利用Spark设计算法实现对传输数据的分类处理,从而提升了平台间的整体传输效率。实验测试结果表明,该技术方案的可行性较高,与同类文献数据相比,该方案数据的传输延迟减少约49.3%,数据传输速率提升了42.3%,数据传输完整性良好,为现代复杂制造业的海量数据传输提供了一种新的解决方案。

申威平台高速网络数据处理框架的设计与实现

随着大数据时代网络流量的激增,传统内核网络协议栈由于内核切换开销占比高等原因导致现有基于内核的网络数据处理系统无法充分利用10 Gb乃至100 Gb的高速网卡收发能力。为了降低内核切换开销,开源DPDK用户态网络开发套件被提出以支持高速网络流量处理,并在x86平台得到大规模应用和部署。为了满足国产化信创和网络安全的要求,面向国产申威处理器平台设计并实现了一套基于DPDK的网络流量组包解析框架,充分利用DPDK的大页内存、无锁队列等机制,设计多线程并行以发挥申威处理器多核性能,支持常见基于TCP/UDP的多种应用层协议解析,并具有轻量化和可扩展特点。基于真实硬件平台实验结果表明,该框架性能比现有主流软件提高10%左右,为基于国产处理器平台的高速网络数据处理做了初步探索。

轮速传感器AK协议解码系统设计与实现

带AK协议的轮速传感器为汽车主动安全控制系统提供了轮速信息的同时,还提供了转动方向以及诊断等其他信息,为控制系统可靠性的提升发挥了重要的作用。文章以机电制动控制器(Electromechanical Brake System,EMB)为例,采用分立电路与EMB控制器自带的微处理器设计解码系统,进行轮速传感器AK协议解码。通过对AK协议的关键特征进行分析,设计了硬件信号处理电路,分别提取出速度信号与数据信号。基于微控制单元(Microcontroller Unit,MCU)现有的AUTOSAR软件架构,以复杂驱动的形式设计解码软件,进行速度与数据解码。搭建测试平台,对解码系统进行测试。测试结果证明,解码系统对速度和数据的解码结果准确,具有工程实用性。

K7-GTX与VU9P-GTY高速数据远距离通信应用

在现代高速数据通信领域,数据量快速增长,对通信速率需求越来越高,高速串行收发器GTX/GTH/GTY成为高速通信领域中非常重要的解决方案。文中对不同系列高速串行接口进行远距离高速数据通信与验证,采用Kintex-7 GTX与Virtex UltraScale+系列的VU9P GTY接口进行非板间接口测试,高速接口间通过1 m长的定制高速线缆连接,通过配置Aurora64B/66B协议IP核设计收发双向数据通信程序,实现了单通道10 Gbit/s的通信速率,并确保数据收发正确。通过IBERT的远端回环实验进行眼图测试和误码率测试,通过ILA测试接收到的有效数据传输无误码,并且系统稳定可靠,满足实际使用需求。

基于IR-UWB的高吞吐量、低延时MAC协议硬件设计

针对IEEE 802.15.4高速数据传输的应用场景,提出一种具有高吞吐量和低延时特性的定制化MAC协议。基于HRP UWB PHY对数据传输模型和吞吐量深入分析,并结合MAC协议的冲突避免载波侦听多路访问(Carrier Sense Multiple Access with Collision Avoid,CSMA-CA)和保障时隙(Guaranteed Timeslot,GTS)实时传输的特性,设计了该机制有效的管理流程。最后在Vivado中使用Verilog HDL对MAC控制器进行硬件设计和验证。仿真结果表明,与经典IEEE 802.15.4 MAC协议相比,该MAC控制器的吞吐量提高了26%,同时数据传输时延降低了17%。

高铁场景中基于DASH协议的流媒体自适应云协同传输方法

高铁逐渐成为流行的出行选择,高铁途中用户对流媒体服务有着较高的需求.但是高速移动场景下用户带宽抖动严重、用户的媒体体验难以得到保障.为此,本文提出了一种基于DASH协议的跨层流媒体自适应云协同传输优化方法.首先提出了一个基于DASH协议的跨层流媒体自适应云协同传输架构,并提出一个高铁环境下用户的QoE模型.在此基础上构建了基于DASH的跨层流媒体自适应云协同传输的优化模型,并提出了基于DASH协议的跨层流媒体云协同自适应码率选取算法,提升用户的媒体体验.最后仿真实验结果表明,本文提出的方法能很好地提高高铁用户的媒体体验,有助于高速移动场景下流媒体优化传输的研究.

基于有线通信的高速数据传输技术研究与优化

研究基于有线通信的高速数据传输技术,旨在优化数据传输过程,提高数据的传输速率和可靠性。采用基于流控制和拥塞控制的传输控制协议(Transmission Control Protocol,TCP)优化算法,在确保通信网络稳定性的同时,提高数据传输性能。将该技术应用于输电网的视频实时监控,并对传输速率和可靠性进行评估。实验结果显示,该方法在输电网视频实时监控中实现了高效、稳定的数据传输。

面向星载交换的地面检测系统设计与实现

卫星互联网作为国家新型基础设施建设的重要组成部分,在国家战略、技术发展以及产业需求的多重驱动下,发展迅速。星载交换技术决定着空间网络的容量和组网能力,是实现全域覆盖卫星互联网的关键。针对大容量星载交换设备在轨维修难度大且价格昂贵的问题,设计了面向多接口、大容量星载交换设备的地面检测系统;基于现场可编程门阵列(Field Programmable Gate Array,FPGA)完成了地面检测系统的软硬件开发,实现了地面检测系统的测试和大容量星载交换设备的在地功能测试,保障了星载设备在轨的正常运行。

高速公路机房智能监控系统研究

为确保高速公路机房监控系统的稳定性,从高速公路机房环境监控系统功能需求出发,依托于物联网技术构建了高速公路机房环境智能监控总体框架,并分析了该系统的数据流,详细设计了系统的4层体系架构。其中,感知层和传输层为监控终端,应用层为服务器端,显示层为客户端。在所构建的系统中,以MQTT协议和WiFi通信技术实现了系统高效的实时性。

基于“嵩山”超级计算机的UCX库分析与优化

UCX是一个经过生产验证的优化通信框架,适用于当前的高带宽和低延迟高速网络。UCX作为“嵩山”国产高性能计算平台的通信中间件,提高了并行编程模型在InfiniBand(IB)高速互联网络上的开发效率,同时其性能也会直接影响上层应用的通信能力。基于“嵩山”超级计算平台,对平台上的UCX框架进行分析与性能测试,在此过程中归纳IB适配器通信存在的局限性以及UCX在通信传输选择中的不合理性。针对这些问题,根据“嵩山”超级计算平台的网络架构特点,在参数层面进行调优,使得UCX适配“嵩山”平台的Socket Direct架构;在代码层面修改UCX对传输的选择逻辑,使得UCX在选出共享内存传输后不再选择网卡进行传输,从而解决节点内的进程间通信抢占HCA卡资源的问题。同时,修正UCX中KNEM共享内存的带宽设置,使UCX在共享内存CMA和KNEM传输的选择上更加合理。实验结果表明,使用优化后的UCX在100个节点间进行allgather集合通信测试时,相对优化前延迟至多降低80%,节点内alltoall集合通信延迟至多降低70%,gather集合通信延迟至多降低45%。改进后的UCX通信库为“嵩山”超级计算平台上的并行编程模型和应用提供了更好的互联网络支撑,明显提升了平台的集合通信性能。

高速数据采集与光纤传输系统的设计与实现

针对航天、雷达、通信等领域的高速数据采集与传输系统中存在采样率低、传输速率不足的问题,设计了一种高速数据采集与光纤传输系统。系统以FPGA为主控芯片,利用8路AD9226采集电路实现高速数据采集,通过基于Aurora协议的两条高速光纤传输链路达到高速数据传输需求,并设计了边沿触发、门控触发以及手动触发,以满足不同应用场合的触发需求。经过大量实验表明,该系统稳定性高、可靠性强、适用范围广,最高采样率为60 MHz,传输速率可达7.68 Gb/s。该系统已成功应用于某型高速数据记录仪中。

基于FPGA的高速串行数据收发接口设计

针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题,设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路,在单通道传输速率为6 Gb/s的条件下完成数据收发测试,验证了传输过程中数据的同步性、准确性及整体方案的可行性。设计结果表明,这种串行传输方式不仅解决了并行传输所带来的诸多问题,还降低了制板设计时PCB布线的复杂程度、减少了板层数量、节约了成本。

先锋光纤通道交换网通信性能优化的研究与实现

原先锋交换网每传送1帧(2KB)数据,发送方和接收方都分别要启动1次DMA,1M字节的数据需要发送方和接收方都启动512次DMA,启动1次DMA花费的时间几乎占了消息在网络上传送时间的一半;针对这个问题,分析了每次DMA的消息块长度与通信速率的关系,提出并实现了"大缓存方案";在网卡上采用大容量存储器作为缓存,发送方还可不等待接收方是否准备好,就发送数据,接收方网卡自动接收数据,传送长度小于1MB的消息时,收发双方各只需进行1次DMA,收发双方网卡自动完成512帧数据的传送;经实验测试,大尺寸消息的传送带宽有了很大提高。

高速传输协议研究进展

随着互联网的蓬勃发展,大规模的高速下一代互联网试验环境已经形成.而最新的研究发现:在流稀疏的吉比特级高速网络试验环境中,因为TCP使用了保守的加性增加和激进的乘性减少策略来调整拥塞窗口,使得TCP协议无法充分利用丰富的带宽资源.因此各种新的高速传输协议应运而生.文章基于协议改进的不同思路对它们进行了分类描述,重点分析了这些协议的优缺点,在归纳和总结目前研究中仍然存在的开放性问题的同时,提出了进一步的研究方向.

高速网络TCP改进协议NS2仿真性能比较

传统TCP协议在现代高速网络中传输性能存在瓶颈。基于NS2,通过改变瓶颈带宽、往返时延及TCP并行流数等参数,仿真实验了各种TCP改进协议的传输性能,在吞吐率、时延和丢包率等性能指标上对各种协议进行比较。结果表明,多数改进协议在某些方面表现出比传统TCP协议更好的性能,其中采用显式拥塞反馈改进方案的XCP和VCP协议性能表现最好。

基于FPGA的通用高速串行互连协议设计

为提高高速通信系统的数据传输带宽,设计了一种基于FPGA、采用8b/10b编/解码、可应用于芯片与芯片或背板与背板之间通信的通用高速申行互连传输协议。介绍了点对点传输、全双工通信的协议体系结构,论述了协议物理层中数据传输时的串/并数据转换方法和帧同步机制,给出了协议链路层中循环冗余校验码算法、扰码/解扰模块、数据封装格式以及链路层控制器的设计。实验结果表明,系统设计的16bit位宽数据经8b/10b编码后,串行速率达到了1.25Gbps。

FMP:一种适用于机群系统的快速消息传递机制

目前，网络通信软件的处理开销已成为影响机群系统性能的瓶颈，为了提高机群系统的网络性能，本文设计了一种用于机群系统的快速消息传递机制FMP（FastMessagePassing），并在Myrinet网络上加以实现．在Ultra2上的测试表明，FMP单字节数据包单向通信延迟为11．2μs，8K数据包网络带宽达到338Mb／s，较好地发挥了Myrinet网络硬件的性能，达到了减少通信开销，提高网络带宽的目的．

一种QoS保证的WMSNs实时路由协议

为了满足无线多媒体传感器网络(WMSNs)对数据的实时性要求,本文提出了一种QoS保证的WMSNs实时路由协议(WMSNRR)。该协议在路由选择时,充分考虑两跳节点的转播速率及剩余能量等信息。同时,还采用了一种基于缓存队列长度和节点收发数据率的控制方法,区分业务进行拥塞控制。仿真结果表明,在节点非均匀分布的情况下,该协议在延长网络生存周期、降低网络平均延迟等方面,均有较好的表现。