期刊文献+
共找到14篇文章
< 1 >
每页显示 20 50 100
基于SRAM乒乓操作的数据采集系统的设计 被引量:9
1
作者 李芮 李晓 +1 位作者 王志斌 王国梁 《济南大学学报(自然科学版)》 CAS 北大核心 2015年第2期120-124,共5页
为提高近红外焦平面阵列探测器采集数据过程中图像数据的完整性及数据的采集传输速度,选用具有特殊并行处理方式的FPGA作为核心控制模块,运用两片SRAM作为数据缓冲模块,通过输入数据选择模块和输出数据选择模块的相互配合,将经过缓冲的... 为提高近红外焦平面阵列探测器采集数据过程中图像数据的完整性及数据的采集传输速度,选用具有特殊并行处理方式的FPGA作为核心控制模块,运用两片SRAM作为数据缓冲模块,通过输入数据选择模块和输出数据选择模块的相互配合,将经过缓冲的数据流没有时间停顿地送到运算处理单元。仿真及实验结果表明,双SRAM乒乓操作技巧的使用,极大地提高了数据的缓存速度,实现了数据的无缝处理与传输。 展开更多
关键词 成像系统 阵列探测器 静态随机存储器乒乓操作 现场可编程门阵列
下载PDF
高速数字信号处理中的双缓冲ZBT Sram控制器设计 被引量:4
2
作者 钱博 刘元涛 钟鸣 《沈阳理工大学学报》 CAS 2008年第2期40-43,共4页
针对高速数字信号处理数据源的特点,提出了一种基于FPGA的片外ZBT Sram的双缓冲方案.该控制器提供FPGA与两片ZBT Sram之间的接口,通过乒乓操作实现了对高速AD数据流的无缝缓冲处理,为高速数字信号处理提供了符合流水线算法要求的输入数据.
关键词 ZBT sram控制器 乒乓操作 流水线设计
下载PDF
基于SRAM和PRAM混合主存设计
3
作者 姚英彪 陈越佳 《计算机工程与应用》 CSCD 北大核心 2016年第13期69-75,共7页
由于DRAM芯片超高的静态功耗,使得利用DRAM构建高性能计算机系统中的大容量主存遇到能耗过大问题,这激发了对新型大容量主存结构的研究。针对上述问题,设计了一种基于SRAM和PRAM的混合主存系统,该系统将SRAM作为PRAM的专用写缓存,并将... 由于DRAM芯片超高的静态功耗,使得利用DRAM构建高性能计算机系统中的大容量主存遇到能耗过大问题,这激发了对新型大容量主存结构的研究。针对上述问题,设计了一种基于SRAM和PRAM的混合主存系统,该系统将SRAM作为PRAM的专用写缓存,并将改进后的LRFU算法应用到SRAM写缓存,从而在对主存系统性能影响不大的前提下,有效降低主存系统的能耗和延长PRAM的可用时间。仿真结果显示,所设计的混合存储结构的能耗-延时积(EDP)为纯DRAM存储结构的40%;此外,与纯PRAM存储结构相比,可使PRAM的写操作次数下降28.5%,与将SRAM作为Cache相比,PRAM写次数下降13%。 展开更多
关键词 混合存储器 PRAM存储器 sram写缓存 低功耗 写操作次数 替换算法
下载PDF
高速遥感图像压缩系统ZBT SRAM控制器的设计 被引量:4
4
作者 陈兴耀 王振华 +1 位作者 田金文 柳健 《微电子学与计算机》 CSCD 北大核心 2005年第3期46-49,共4页
针对高速遥感图像数据源的特点,提出了基于FPGA片外ZBT SRAM的双缓冲方案,并实现了ZBTSRAM控制器。该控制器提供FPGA与两片ZBT SRAM之间的接口,通过乒乓操作实现了对高速数据流的无缝缓冲与处理,为压缩处理模块提供了符合流水线算法要... 针对高速遥感图像数据源的特点,提出了基于FPGA片外ZBT SRAM的双缓冲方案,并实现了ZBTSRAM控制器。该控制器提供FPGA与两片ZBT SRAM之间的接口,通过乒乓操作实现了对高速数据流的无缝缓冲与处理,为压缩处理模块提供了符合流水线算法要求的输入数据。本设计基于Altera公司的Stratix系列FPGA实现,并已在实际中通过验证,满足功能和时序要求。 展开更多
关键词 ZBT sram控制器 乒乓操作 流水线设计 现场可编程门阵列 图像压缩
下载PDF
高温环境下SRAM器件单粒子锁定效应试验研究 被引量:1
5
作者 李晓亮 梅博 +5 位作者 李鹏伟 孙毅 吕贺 莫日根 于庆奎 张洪伟 《航天器环境工程》 2019年第6期589-593,共5页
深空探测任务面临辐射与温度变化综合作用的恶劣环境,易导致作为航天器电子系统主要组成的CMOS集成电路发生单粒子锁定效应。着眼于在轨应用需求,针对体硅工艺SRAM器件进行了高温环境单粒子锁定试验研究,在不同电压和温度条件下开展重... 深空探测任务面临辐射与温度变化综合作用的恶劣环境,易导致作为航天器电子系统主要组成的CMOS集成电路发生单粒子锁定效应。着眼于在轨应用需求,针对体硅工艺SRAM器件进行了高温环境单粒子锁定试验研究,在不同电压和温度条件下开展重离子辐照试验,结果表明,随着器件工作电压的升高,单粒子锁定敏感性增加;随着温度升高,单粒子锁定截面增加,从常温到125℃的增幅约为1个数量级:即高温高电压下更易触发器件单粒子锁定效应。 展开更多
关键词 sram器件 重离子辐照 单粒子锁定 高温环境 工作电压 试验研究
下载PDF
DDRⅡ SRAM在超宽带雷达信号生成中的控制设计与实现 被引量:1
6
作者 汪东雷 张炜 《信息化研究》 2010年第5期17-19,共3页
介绍了一种新型高速静态存储器——DDRⅡ SRAM(Double Data Rate)的存储器结构、端口设计,并在硬件平台上实现了存储器单时钟读写模式下不同读写时钟的控制实现。该方案实现了工程设计中动态数据的实时更新,并在超宽带雷达信号生成过程... 介绍了一种新型高速静态存储器——DDRⅡ SRAM(Double Data Rate)的存储器结构、端口设计,并在硬件平台上实现了存储器单时钟读写模式下不同读写时钟的控制实现。该方案实现了工程设计中动态数据的实时更新,并在超宽带雷达信号生成过程中对雷达特征数据的高速读取和实时更新验证了其可行性。 展开更多
关键词 DDRⅡsram 读写控制 数据更新
下载PDF
基于AHB总线的高性能SRAM控制器设计 被引量:2
7
作者 霍冠廷 刘清源 +1 位作者 王良清 金玉丰 《集成电路应用》 2020年第5期22-25,共4页
分析表明,AHB总线是一种专为高性能同步传输设计的总线,直接连接CPU、片上内存、DMA和外部内存接口。AHB协议规定的时序与RAM时序存在差异,导致当AHB发出写操作后立即发出读操作时,SRAM无法对在当前周期对这一读操作进行处理,需要至少... 分析表明,AHB总线是一种专为高性能同步传输设计的总线,直接连接CPU、片上内存、DMA和外部内存接口。AHB协议规定的时序与RAM时序存在差异,导致当AHB发出写操作后立即发出读操作时,SRAM无法对在当前周期对这一读操作进行处理,需要至少插入一个时钟周期的以等待地址线被释放。这一等待导致总线效率降低,无法在一个周期发起一次操作。针对以上问题对基于AHB协议的同步RAM接口进行设计,通过调整读写顺序以实现乱序操作来消除等待周期,并对优化后的模块进行充分验证及性能测试。经模块仿真及测试,提出的方法能够有效提高AHB总线访问SRAM的效率,具备较高的工程应用价值。 展开更多
关键词 集成电路设计 AHB 总线 sram 总线效率 乱序操作
下载PDF
一种新型低功耗SRAM读写辅助电路设计 被引量:1
8
作者 郭春成 郝旭丹 陈霏 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2020年第8期1618-1624,共7页
针对低电压下静态随机存储器(SRAM)出现的读写性能损失的问题,设计了一种应用于低功耗SRAM的两步控制(DSC)的字线电压辅助电路技术,可以同时实现读和写辅助的功能,降低SRAM的最小工作电压从而降低功耗。写辅助通过字线开启前段的字线过... 针对低电压下静态随机存储器(SRAM)出现的读写性能损失的问题,设计了一种应用于低功耗SRAM的两步控制(DSC)的字线电压辅助电路技术,可以同时实现读和写辅助的功能,降低SRAM的最小工作电压从而降低功耗。写辅助通过字线开启前段的字线过驱(WLOD)实现,提高写数据速度和写阈值(WM);读辅助通过字线开启后段的字线欠驱(WLUD)实现,降低静态噪声,提高稳定性。通过在28 nm互补金属氧化物半导体(CMOS)工艺下,对256 Kbit SRAM进行前仿和后仿仿真验证,结果表明相比于传统结构,应用DSC字线电压技术的SRAM的最小工作电压降低100 mV,写时间减小10%,静态功耗降低30%,版图面积增大4%。 展开更多
关键词 静态随机存储器(sram) 低功耗 两步控制(DSC) 最小工作电压 静态功耗
下载PDF
基于ARM和DSP的可重构数控系统 被引量:18
9
作者 徐跃 王太勇 +2 位作者 赵艳菊 董靖川 李波 《吉林大学学报(工学版)》 EI CAS CSCD 北大核心 2008年第4期848-851,共4页
针对柔性化制造的要求,构建了以ARM、DSP为基础的数控系统平台。该平台集成度高、稳定性强,能实现生产过程的高速度、高精度要求;同时巧妙利用SRAM解决了现场可编程门阵列(FPGA)动态重构中的重建时隙问题,实现了基于FOGA的可重构设计,... 针对柔性化制造的要求,构建了以ARM、DSP为基础的数控系统平台。该平台集成度高、稳定性强,能实现生产过程的高速度、高精度要求;同时巧妙利用SRAM解决了现场可编程门阵列(FPGA)动态重构中的重建时隙问题,实现了基于FOGA的可重构设计,提高了系统的柔性。在硬件基础上引入嵌入式实时操作系统RT-Linux,采用层次化软件设计,提高了数控系统运行的稳定性和任务调度的实时性。试验结果证明该方案是可行的。 展开更多
关键词 机床 数控系统 可重构 ARM DSP 实时操作系统 现场可编程门阵列 sram
下载PDF
一种基于FPGA的数字延迟器的设计与实现 被引量:3
10
作者 谢跃雷 晋良念 陈紫强 《电视技术》 北大核心 2013年第23期73-77,共5页
延迟器在广播电视等领域用途十分广泛,利用FPGA芯片EP2C70F672C8设计并实现一种数字延迟器,模拟信号经AD转换后,通过乒乓读写操作送入2片SRAM芯片进行存储,然后送DA转换器恢复出延迟后的模拟信号,调节SRAM的存储深度,可以对模拟信号实... 延迟器在广播电视等领域用途十分广泛,利用FPGA芯片EP2C70F672C8设计并实现一种数字延迟器,模拟信号经AD转换后,通过乒乓读写操作送入2片SRAM芯片进行存储,然后送DA转换器恢复出延迟后的模拟信号,调节SRAM的存储深度,可以对模拟信号实现不同的延迟时间。实际测试表明,该延迟器延迟步进精度可达20 ns,最大延迟时间可达5.2 ms。 展开更多
关键词 延迟器 FPGA sram 乒乓操作
下载PDF
基于CPLD的LCOS场序彩色视频控制器设计 被引量:1
11
作者 宋丹娜 代永平 +1 位作者 刘艳艳 商广辉 《液晶与显示》 CAS CSCD 北大核心 2009年第4期541-546,共6页
针对VGA格式的视频输入信号的特性,结合复杂可编程逻辑器件(CPLD)设计了适用于LCOS场序彩色显示的信号控制器。以CPLD为核心,采用乒乓操作思想协调两片外部静态随机存取存储器(SRAM)对信号进行读写,对数据进行了串并转换,将并行输入的... 针对VGA格式的视频输入信号的特性,结合复杂可编程逻辑器件(CPLD)设计了适用于LCOS场序彩色显示的信号控制器。以CPLD为核心,采用乒乓操作思想协调两片外部静态随机存取存储器(SRAM)对信号进行读写,对数据进行了串并转换,将并行输入的红、绿、蓝视频数据转换为红、绿、蓝子场数据,从而实现场序彩色显示。设计中采用了降低刷新频率的技术,降低了系统功耗。最后运用EDA工具进行了综合仿真。 展开更多
关键词 场序彩色显示 复杂可编程逻辑器件 静态随机存取存储器 乒乓操作
下载PDF
Real-time video compression system design and hardware implementation based on multiple ADV212 被引量:1
12
作者 徐冬冬 Wang Wenhua +3 位作者 Zhang Yu Zhang Xingxiang Fu Tianjiao Ren Jianyue 《High Technology Letters》 EI CAS 2016年第3期282-287,共6页
In order to improve the transmission rate of the compression system,a real-time video lossy compression system based on multiple ADV212 is proposed and achieved. Considering the CMOS video format and the working princ... In order to improve the transmission rate of the compression system,a real-time video lossy compression system based on multiple ADV212 is proposed and achieved. Considering the CMOS video format and the working principle of ADV212,a Custom-specific mode is used for various video formats firstly. The data can be cached through the FPGA internal RAM and SDRAM Ping-Pong operation. And the working efficiency is greatly promoted. Secondly,this method can realize direct code stream transmission or do it after storage. Through the error correcting coding,the correction ability of the flash memory is highly improved. Lastly,the compression and de-compression circuit boards are involved to specify the performance of the method. The results show that the compression system has a real-time and stable performance. And the compression ratio can be changed arbitrarily by configuring the program. The compression system can be realized and the real-time performance is good with large amount of data. 展开更多
关键词 compression system ADV212 Custom-specific ping-pong operation error correction coding
下载PDF
Study on Data Acquisition and Storage Based on FPGA in Carrier-based Photoelectric Warning System
13
作者 Feng Qu Dongjun Yang +1 位作者 Jian Zhao Qian Sun 《Energy and Power Engineering》 2013年第4期575-578,共4页
In order to capture and storage video data real-time for carrier-based photoelectric warning system, An acquisition and storage system based on FPGA is designed. To complete the asynchronous interface timing of the ca... In order to capture and storage video data real-time for carrier-based photoelectric warning system, An acquisition and storage system based on FPGA is designed. To complete the asynchronous interface timing of the camera and the storage system, the video data which come from infrared camera and visible light camera is stored to FIFO by FPGA, and then four SDRAM as cache and ping-pong operation cache-data storage to the CF card, this structure not only takes advantage of high-speed reading and writing skills of CF card, but also to ensure the integrity of the video data. In the final experiment proved that the system can be effectively applied to ships the photoelectric warning scanning system, its performance fully meet the needs of practical application. 展开更多
关键词 FPGA ping-pong operation CF CARD Carrier-based PHOTOELECTRIC WARNING SYSTEM
下载PDF
一种应用于低功耗SRAM的新型预充电策略(英文)
14
作者 陈淑玉 闫伟伟 曾晓洋 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2009年第4期455-459,共5页
针对传统预充电技术在SRAM每次读操作前都要进行预充电的方式,提出了一种新型的SRAM间歇式预充电技术,即只在位线电压较低时才充电的策略.该技术在面积不变的前提下降低了SRAM的读功耗,并且成功应用于8 KB 4路组相连cache中.为了精确验... 针对传统预充电技术在SRAM每次读操作前都要进行预充电的方式,提出了一种新型的SRAM间歇式预充电技术,即只在位线电压较低时才充电的策略.该技术在面积不变的前提下降低了SRAM的读功耗,并且成功应用于8 KB 4路组相连cache中.为了精确验证该技术,将cache中的tag部分21×128 bit SRAM阵列及外围电路,分别采用传统预充电技术和该预充电技术进行单独仿真.Hspice的仿真结果表明,在SMIC0.18μm工艺下,工作频率为250 MHz,电源电压为1.8 V时,该技术在连续读操作过程中可以在保证读出结果正确的前提下,比传统方式节省大约24.4%的读功耗. 展开更多
关键词 静态随机存储器 预充电电路 低功耗 读操作
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部