SystemC建模在多核处理器设计中的应用

"同芯Ⅳ"是中国科学院微电子研究所通信与多媒体SOC实验室设计的一款多核异构处理器。本文将电子系统级(Electronic System Level,ESL)设计方法成功应用于该处理器SOC设计,通过SystemC对系统关键单元MIPS处理器建模,利用Visual Studio和Modelsim等工具进行软硬件协同设计、验证。实践证明利用SystemC模型进行软硬件协同设计有效提高了开发并行度,缩短开发周期,为验证和性能优化提供了详尽的参考数据,简化了调试。

基于虚拟微处理器的嵌入式软件开发与系统验证环境

嵌入式系统设计过程中软件与硬件集成验证的滞后,已成为制约整个系统开发进程的重要因素.虚拟微处理器是指在嵌入式系统硬件原型形成之前构造的可仿真原型,通过对微处理器的仿真支持软件嵌入式软件开发.介绍了基于虚拟微处理器技术的嵌入式软件开发环境的设计和实现,利用该环境,设计者可在设计早期进行系统集成验证,减少设计错误并缩短设计周期.该环境已经在嵌入式系统开发过程中得到成功应用.

专用指令集处理器系统级设计方法

以专用指令集处理器(ASIP)为核心的SoC系统是基于特定应用,设计嵌入式处理器的一个重要发展方向。给出了一种高效的系统级指令集模型设计空间搜索和体系结构仿真的方法。该方法可以在设计的早期阶段对软件和硬件进行协同设计和仿真,针对应用优化系统性能。利用该方法成功设计的ASIP系统,完成基4-64点DIF FFT需要310个时钟周期。

使用嵌入式处理器的水声调制解调器控制系统设计方法与研究

提出了一种使用带有嵌入式处理器的FPGA实现水声调制解调器控制系统的方法,根据声波通信的数据特点选择适合的通信总线搭建系统结构,设计出合理的软硬件协同工作流程和中断控制信号。通过在Xilinx VirtexIVFPGA的嵌入式MicroBlaze软处理器上实现并通过软硬件协同验证,表明所设计的控制系统能够准确控制整个数字信号处理过程,实时监控电路工作情况,性能稳定可靠。

低速率语音编解码专用处理器设计

本文给出一种基于编码速率600bps的高质量声码器算法的专用处理器设计。介绍了语音编解码算法原理,专用处理器的体系结构,汇编器的开发和算法的移植。采用软硬件协同设计的方法,大大降低了算法的存储复杂度和运算复杂度,并在电路中验证了声码器地正确性。

软硬件协同减少媒体处理器中寄存器文件写次数的方法

在嵌入式系统的应用中,程序代码中存在着相当多的局部变量,这些局部变量的使用范围(生存期)通常都很小。相关指令在流水中需要局部变量的值可以直接从旁路逻辑中得到,并在流水中完成局部变量值的全部使用。对这种局部变量就没有必要将流水输出结果写回寄存器文件,以减少对寄存器文件(RF)的读写操作次数,从而降低对寄存器文件端口的读写要求。决定是否将结果写回寄存器文件的关键的是要确定寄存器的生存期以及流水中旁路逻辑的情况,本文根据所设计的媒体处理器提出了一种确定程序代码中寄存器生存期的算法,并通过指令编码实现对硬件结构的使能控制,即对流水输出结果写回寄存器文件的控制。软件仿真结果表明,对DSP中不同的应用程序平均可以减少94%的寄存器文件写次数。

软硬件协同设计实现LTE关键算法的方法

为在超标量(superscalar)和超长指令字(VLIW)双模式混合架构的数字信号处理器上高效运行LTE通信系统,分析LTE的物理层模型,找到系统中的性能瓶颈,针对性能瓶颈提出软硬件协同设计的方法,对LTE关键算法进行优化。选择OFDM发射机和信道估计模块进行重点研究,从算法层面进行分析和优化,从处理器层面进行优化,其中包括指令集的改进和处理器结构的调整。实验结果表明,该方法有效可行,该处理器有良好的性能,LTE系统能在其上高效运行。

基于热例程的动态二进制翻译优化

依据对系统级程序行为特性的观察,提出了一种基于热例程的动态二进制翻译优化方法。该方法以频繁执行的例程作为优化单位,通过块内和块间优化算法消除动态二进制翻译引入的冗余。相比基于踪迹的优化方法,该方法具有优化单位发现开销更小、代码区域更大、无重复翻译等优点,更适用于系统虚拟机中操作系统代码的优化。在跨平台系统虚拟机监控器ARCH-BRIDGE上的测试表明,通过对内核代码实施该优化方法,SPEC CPUINT 2006程序的效率提升了3.5%~14.4%,相比基于踪迹的优化,性能最大提升了5.1%。

DPDK在国产申威处理器平台上的应用与研究

发展自主可控处理器,对我国新时代中国特色社会主义的建设具有重大的战略意义.经过10多年的发展,国产申威处理器在超算等领域取得了举世瞩目的成就,已经基本具备了与当今国际先进处理器相抗衡的能力.DPDK是Intel提供的数据平面开发工具集,由一系列功能库、网卡驱动组成,开发者可以利用这些库进行二次开发,实现网络数据包的快速处理.基于DPDK实现用户态网络协议栈,且用户态协议栈可以避免中断,避免不必要的上下文切换,可以作到真正的zero-copy,在云计算,大数据场景下越发重要.DPDK正在SDN和NFV中发挥越来越重要的作用,并逐渐成为事实上的标准.将DPDK移植到国产申威处理器硬件的平台上,不仅可以大幅提升基于申威平台的网络设备的数据包处理能力,还可以拓宽申威硬件平台在高性能计算、大数据平台、安全设备以及服务器领域的应用.首先阐述了将DPDK移植到国产申威处理器平台上的重要意义,并简述了DPDK的架构和核心技术;然后分析了将DPDK移植到申威处理器平台上的难点,描述了移植工作的具体技术实现;最后,简述了基于申威SW411处理器的防火墙原型机的设计与实现工作,并通过对比移植前后原型机的关键性能指标,验证了DPDK移植到申威平台上能够达到的效果.

译码制导的动态二进制翻译优化

提出了一种译码制导的轻量级动态二进制翻译优化技术,该技术在译码阶段提取源指令的高层语义信息,结合上下文对其进行标注,并在翻译阶段利用标注信息直接生成优化的目标指令。该技术可识别动态二进制翻译系统中主要的基本块级优化机会,去除load/store冗余、精确异常导致的冗余和标志位处理冗余。测试表明,相比QEMU,该优化技术的跨平台x86系统虚拟机ARCH-BRIDGE的翻译开销降低了53%,翻译块尺寸降低了78%,load和store操作数量分别了降低了50%和21%。

跨平台系统虚拟机的二进制翻译优化

在跨平台系统虚拟机原型ARCH-BRIDGE的基础上,提出了一种基本块级的动态二进制翻译优化方法,通过两阶段翻译、基于虚拟寄存器的优化翻译及延迟机器状态提交等技术,可在不采用中间表示及确保精确异常的情况下,有效去除二进制翻译所引入的冗余。测试表明,优化后的ARCH-BRIDGE在翻译开销明显优于QEMU的同时,翻译块尺寸和翻译冗余得到了大幅降低,并且SPEC CPU2006、NBENCH及OS引导的性能均得到了显著提升。