Virtex系列FPGA的SelectMAP配置接口电路

Ｖｉｒｔｅｘ系列ＦＰＧＡ是Ｘｉｌｉｎｘ公司近期推出的一种高密度、大容量的现场可编程门阵列。本文介绍了它的配置方式，重点介绍了８位的ＳｅｌｅｃｔＭＡＰ端口配置方式，并给出了一个从ＳｅｌｅｃｔＭＡＰ用并行ＥＰＲＯＭ对Ｖｉｒｔｅｘ进行配置的接口电路。

通过USB接口实现FPGA的SelectMap配置

本文提出了一种基于USB接口的FPGA SelectMap配置方式的实现方案。方案以大容量Spartan3 FPGA作为配置目标,选用Cypress EZ-USB FX2LP作为USB设备芯片,采用其内置的端点FIFO和GPIF状态机实现了一个高性能的配置数据传输通道,并设计了USB厂商请求来控制配置进程。方案具有配置灵活、成本低、速度快、实现简单的特点,目前已在很多软件无线电项目中得到应用,具有很强的实用性。

基于单片机的Virtex-ⅡFPGA SelectMAP模式的配置方法

由于FPGA的易失性,系统上电后FPGA的配置就成为其应用的首要问题。在介绍了Xilinx公司的Virtex-Ⅱ型FPGA的性能特点及配置模式后,详述了SelectMAP模式的配置引脚功能和配置流程,提出一种用单片机和FLASH实现的SelectMAP模式的配置方案。该方案接口电路简单、编程容易,适用于配置速度要求不高的场合。

Leon3软核的FPGA SelectMap接口配置设计

与通常采用外围的CPLD器件和CPU来产生配置接口控制逻辑的方法不同,本文设计了采用嵌入到FPGA的Leon3开源CPU软核来控制实现Virtex系列FPGA的SelectMap接口配置的方法,可将其应用于对FPGA芯片的在线配置。该方法设计成本低,不局限于某一类型的FPGA芯片,减少了外围分立元件的使用,增强了设计的灵活性。仿真结果表明该设计满足SelectMap接口配置所需控制逻辑要求,可以完成FPGA的并行配置。

基于Slave SelectMAP 模式的逻辑加载故障研究

基于FPGA的嵌入式结构产品在硬件设计领域得到了广泛应用,该文介绍了Virtex系列FPGA的逻辑加载模式,对加载速度较高的Slave SelectMAP模式的逻辑加载过程进行了研究,并分析了加载中各信号的使用情况。同时结合产品使用实例,对典型的逻辑加载故障进行了分析和研究。

实现FPGA回读功能的可重构系统设计

Xilinx Virtex系列FPGA具有配置逻辑可重构、配置数据可回读的特点,该文设计了基于Virtex FPGA的一种可重构系统。FPGA采用SelectMAP配置方式,在CPU和CPLD控制下实现了配置数据加载和回读的功能。给出了系统配置FPGA和回读其配置数据的流程及相应的波形图。

基于FPGA的动态可重构系统实现

介绍了Xilinx公司VirtexTMFPGA芯片的配置原理,采用模块化设计实现FPGA的动态部分重构,并设计出CPU加CPLD配置FPGA的硬件方案来实现可重构系统.FPGA采用Select MAP配置方式,实现配置逻辑的快速重构和动态部分重构.同时给出了可重构系统配置的软件流程,并计算出相应的重构时间.

基于ARM和NAND Flash的FPGA加载配置在TD-LTE中的实现

提出一种基于ARM和NAND Flash的FPGA加载配置的设计。选取Virtex-5系列的XC5VSX95T和ARM11系列的S3C6410处理器作为硬件平台,研究了利用NAND Flash自启动、以8 bit的SelectMAP模式配置FPGA的流程及实现。介绍了其配置原理、软硬件实现过程以及实现结果分析,重点分析了ARM+NAND的控制方法。该方案已在TD-LTE无线综合测试仪表中成功应用,是一套灵活和高效的FPGA配制方法。

一种FPGA配置加载管理电路的设计与实现

基于Xilinx Virtex系列FPGA提供的Slave SelectMAP配置加载模式,针对FPGA上电后需要配置和重配置比特流文件,提出了一种FPGA配置加载管理电路的设计结构,并采用VHDL语言对设计进行了硬件描述.该电路最多可支持四路FPGA通过Slave SelectMAP模式进行配置加载,同时支持多种类型FLASH存储器对比特流文件的存储.用户可根据需求,灵活地选择一路或多路FPGA所需的存储器类型.采用SMIC 0.18μm工艺对电路进行流片,测试结果表明,该电路结构简单、性能稳定、通用性强,满足空间电路系统的要求,可嵌入到星载电路中.

基于DSP的FPGA动态配置技术

随着嵌入式系统设计的复杂化和功能的多样化,如何实现基于FPGA结构的系统动态配置十分重要。本文介绍了FPGA配置过程、配置模式、配置数据流格式等问题,同时介绍通过DSP实现对FPGA的动态配置的设计与接口电路实现。

基于DSP的FPGA动态重构系统研究与设计

为了提高现场可编程门阵列(FPGA)的资源利用率,在介绍FPGA重构技术的原理和分类的基础上,讨论了Virtex-4系列FPGA的配置原理和动态重构的方法,并设计出数字信号处理器(DSP)配置FPGA的硬件方案来实现可重构系统。FPGA采用SelectMAP配置方式,实现配置逻辑的快速重构和局部动态重构,最后根据Virtex-4的配置流程和时序关系,给出了可重构系统配置的软件流程。经实验测试,该系统稳定可靠,可在1s内完成5Mbyte配置程序的动态重构。

SRAM型FPGA单粒子辐照试验系统技术研究

单粒子辐射效应严重制约FPGA的空间应用,为提高FPGA在辐射环境中的可靠性,深入研究抗辐射加固FPGA单粒子效应评估方法,设计优化单粒子效应评估方案,开发相应的评估系统,提出基于SRAM时序修正的码流存储比较技术和基于SelectMAP端口配置回读技术。借助国内高能量大注量率的辐照试验环境,完成FPGA单粒子翻转(SEU)、单粒子闩锁(SEL)和单粒子功能中断(SEFI)等单粒子效应的检测,试验结果表明,该方法可以科学有效地对SRAM型FPGA抗单粒子辐射性能进行评估。

基于DSP的FPGA配置方法研究与实现

在数字电路中,FPGA+DSP的系统结构应用日益广泛。为了减小此种结构的体积和降低成本,对FPGA采用了被动并行的配置方式。上电后,DSP首先完成自身程序的加载,之后充当配置FPGA的主处理器,从FLASH芯片中读取FPGA程序,按照配置时序完成FPGA的程序加载。在硬件设计上,创新性地采用了DSP,FPGA,FLASH共用数据总线的方式,当DSP从FLASH芯片中读取FPGA程序时,FPGA可以直接抓取出现在总线上数据来完成加载。实践证明,此种配置方法结构简洁,工作稳定,在一定程度上实现了小型化和低成本。

Zlib压缩自动重构升级平台设计

为解决ADC测试平台FPGA程序需兼容不同种类ADC及平台重构升级时间过长的问题,文章基于ARM+FPGA架构,提出基于Zlib解压缩算法的自动重构升级方法,很好的解决了在ADC芯片测试中更换待测AD芯片类型后需要重新下载FPGA比特流文件导致重构升级耗时较长问题。该升级系统无论是运行于ARM硬核的应用功能软件还是运行于可编程逻辑部分都具有较高计算性能的,使异构测试平台能更快更的高效的动态重构。

基于DSP和FPGA系统的动态重构设计

DSP和FPGA在电子系统中被广泛的配合使用以实现特定的信号处理功能,随着电子系统向综合化和集成化发展,越来越多的系统需要实现功能的可动态重构。这里根据实际应用的需求提出了一种基于DSP+FPGA系统的动态重构设计方法,同时实现了DSP和FPGA的动态加载。

DSP+FPGA结构图像处理系统的FPGA动态配置

文中先介绍了Xilinx公司FPGA从并配置模式的工作原理,随后介绍在实际的工程项目中,利用项目自身的数字图像实时处理系统内DSP+FPGA结构,实现Xilinx公司V5系列FPGA更高级配置应用—使用DSP和CPLD配合工作,完成数字图像处理系统中XC5VLX50 FPGA的从并配置。针对FPGA动态配置,从电路硬件设计和软件实现两方面详细讲述了配置工作的具体过程和实现步骤。这种FPGA动态配置方式优点是利用图像处理系统板级现有资源,在尽量少的空间实现尽量多的功能,同时减少元器件数量和增加系统的灵活性。

FPGA分布式系统的固件升级设计

设计了一种大规模使用FPGA作为主要器件构建分布式系统的固件升级方案,并涵盖了软硬件设计。为了降低系统调试和维护期间固件升级的复杂程度,提高调试及固件升级效率,设计了一种解决方案。采用Xilinx FPGA的SelectMap配置方式,使用DSP作为主处理器为FPGA提供加载驱动,万兆以太网及万兆以太网交换机为系统提供组网能力,使整个系统具备使用PC上位机进行固件一键升级的能力。该方案可在相控阵雷达等系统上进行应用。

FPGA动态配置技术在复杂电磁环境模拟系统中的应用

在复杂电磁环境模拟系统中,需要在一个系统中实现多种复杂信号制式,当在系统体积、功耗等条件受限的情况下,依靠多台独立设备搭建系统无法满足要求。为解决上述矛盾,该文通过多片FPGA动态加载技术来实现复杂电磁环境构建。通过多种试验条件下测试表明,该方法具有很强的稳定性、灵活性、可扩展性,在开发成本和系统功耗控制方面,具有很好的工程应用价值。

RELT-A单板FPGA功能概述及下载方式实现

此论文主要论述了RELT-A FPGA下载方式设计实现,并简要概述了RELT-A单板基本功能和FRISCO FPGA相关硬件接口。