适用于空间环境下的FPGA容错与重构体系

FPGA极大地提高了电子系统设计的灵活性和通用性,被广泛地应用在各个领域。在空间环境中,FPGA容易受到SEU的影响而导致内部逻辑的紊乱,系统重构与故障恢复也比较困难。该文提出了一种在星载环境下,使用CPLD对FPGA进行基于错误诊断的容错体系结构设计,兼顾到了系统重构与故障恢复,在实验中取得了较好的效果。

美国几架航天飞机所发生的SEU研究

本文对1991年美国发射的5架不同倾角不同高度的低地球轨道航天飞机所遇到的单粒子翻转事件进行了考查和研究．结果证实在极光区和南大西洋异常区仍可能发生大量单粒子事件，大大地影响到航天器的安全，对此文中给出了一些结论和建议．

基于Scrubbing的空间SRAM型FPGA抗单粒子翻转系统设计

基于SRAM工艺的FPGA在空间环境下容易受到单粒子翻转(Single Event Upsets,SEU)的影响而导致信息丢失或功能中断.在详细讨论三模冗余(Triple Modular Redundancy,TMR)和刷新(Scrubbing)的重要原理及实现细节的基础上,实现了一种高可靠性、TMR+Scrubbing+Reload的容错系统设计,用反熔丝型FPGA对SRAM型FPGA的配置数据进行毫秒级周期刷新,同时对两个FPGA均做TMR处理.该容错设计已实际应用于航天器电子系统,可为高可靠性电子系统设计提供参考.

静态随机存储器单粒子翻转效应的二维数值模拟

采用MEDICI二维模拟软件对静态存储器SRAM的单粒子翻转(SEU)现象进行了计算。对MOSFET漏区模拟得到的结果与电荷漏斗模型相吻合,表明所建立的物理模型的正确性。通过输入不同粒子的线性能量传输LET值,得到了某一结构器件的收集电荷与LET值的关系曲线,并给出临界电荷7 73×10-14C。

一种SEU实验数据的处理方法

对SEU数据—特别是看似不理想,但却包含了丰富的物理信息的所谓“坏数据”—的处理方法进行了分析讨论,并具体针对IDT7164器件的SEU数据进行了处理,从中得到了死层厚度、灵敏体积厚度、能量阈值等进行单粒子翻转预测所需要的关键参数,并就如何根据国内加速器的实际情况开展有针对性的单粒子效应模拟试验提出了一些初步想法.

MOSFET单粒子翻转效应的二维数值模拟

用MEDICI二维模拟软件对MOSFET的单粒子翻转现象进行了计算 ,力图从理论上建立分析器件单粒子翻转的可靠手段 .通过输入不同粒子的线性能量传输值 ,得到了某一结构器件的翻转概率与线性能量传输值的关系曲线 .分析了不同结构参数的变化对单粒子翻转的影响 .模拟得到的结果与电荷漏斗模型相吻合 。

基于FPGA的三模冗余容错技术研究

基于SRAM的FPGA对于空间粒子辐射非常敏感,很容易产生软故障,所以对基于FPGA的电子系统采取容错措施以防止此类故障的出现是非常重要的。三模冗余(TMR)方法以其实现的简单性和效果的可靠性而被广泛用于对单粒子翻转(SEU)进行容错处理。但传统TMR方法存在系统硬件资源消耗较多且功耗较大等问题。总结了传统TMR方法存在的问题,分析了一些近年来出现的改进的TMR方法的优劣,针对其存在问题指出了改进策略,并展望了TMR技术的发展趋势。

面向航空环境的多时钟单粒子翻转故障注入方法

随着新型电子器件越来越多地被机载航电设备所采用,单粒子翻转(Single Event Upset,SEU)故障已经成为影响航空飞行安全的重大隐患。首先,针对由于单粒子翻转故障的随机性,该文对不同时刻发生的单粒子翻转故障引入了多时钟控制,构建了SEU故障注入测试系统。然后模拟真实情况下单粒子效应引发的多时间点故障,研究了单粒子效应对基于FPGA构成的时序电路的影响,并在线统计了被测模块的失效数据和失效率。实验结果表明,对于基于FPGA构建容错电路,采用多时钟沿三模冗余(Triple Modular Redundancy,TMR)加固技术可比传统TMR技术提高约1.86倍的抗SEU性能;该多时钟SEU故障注入测试系统可以快速、准确、低成本地实现单粒子翻转故障测试,从而验证了SEU加固技术的有效性。

BRAM存储器EDAC容错技术可靠性分析

SRAM型FPGA内部高密度BRAM存储模块作为用户存储资源,在空间运行中易受单粒子翻转效应影响,造成用户数据失效,EDAC技术被广泛采用作为其容错手段。对于商用型SRAM-FPGA,编码/解码模块可靠性对EDAC容错技术有效性具有很大影响,因此本文在考虑编码/解码模块可靠性影响情况下,对商用SRAM-FPGA内嵌BRAM存储器进行EDAC容错技术可靠性建模,并得到提高BRAM可靠性需满足的编码/解码模块的可靠性参数限制条件关系式,最后通过仿真验证其模型的合理性及限制条件关系式的正确性,为相关工程设计中SRAM型FPGA的BRAM存储器EDAC容错技术的可行性设计提供指导。

空间单粒子故障容错设计的验证技术研究

由于空间环境的特殊性,可靠性成为航天器的重要指标,容错设计在航天关键电子元器件中必不可少。在航天器进入太空之前,为了模拟空间辐射效应,文中采用一种新颖方法对航天关键电子元器件进行单粒子故障注入,同时通过软件配合测试的方式,达到验证其容错结构的目的。采用了该技术的面向空间应用的高性能高可靠32位嵌入式RISC处理器取得了一次流片成功的结果。

基于看门狗的星载软件抗SEL、SEU保护系统设计

一般对星载计算机都要求可靠性高 ,重量轻 ,体积小 ,希望硬件设计尽量少用或不用冗余系统来保证可靠性 .研究尽量少采用硬件冗余而采用看门狗措施来保证星载系统可靠性的方法 .看门狗分为软件看门狗和硬件看门狗 ,分别设在星载机不同位置 .根据故障时间的长短 ,不同看门狗启动不同级别的保护措施 .系统采用先处理软件故障 ,后处理硬件故障 ,保护级别逐步升级策略 .提出了星载计算机五级保护策略和各保护级别的启动条件 ,对各种看门狗进行设计 ,并通过仿真实验证明了该方案的可行性 .

重离子微束单粒子翻转与单粒子烧毁效应数值模拟

用束径0 4μm的微束重离子数值模拟了单粒子翻转SEU和单粒子烧毁效应SEB.单粒子翻转给出了不同离子注入后漏区的电压(电流)随时间变化规律;计算了CMOSSRAM电路的单粒子翻转;给出了收集电荷随LET值的变化曲线并给出了某一结构器件的临界电荷;VDMOS器件单粒子烧毁给出了不同时刻沿离子径迹场强、电位线、电流和碰撞离化率的变化.

欧空局监测器单粒子翻转能量和角度相关性

结合欧空局推广需求,以及国内加速器和国际加速器比对的愿望,将欧空局单粒子翻转监测器(Europe space agency single event upset monitor,ESA SEU Monitor)成功应用于国内串列重离子加速器束流标定.通过和欧洲主要加速器的数据结果进行比对,分析系统内部单粒子翻转物理位图,验证了串列加速器在重离子束流监测技术方面的准确性.结合多方试验数据,观察到在低LET(linear energy transfer)单粒子翻转截面曲线亚阈区,相同LET值不同能量重离子引起ESA SEU Monitor翻转截面相差1—3个量级.采用基于试验数据的方法,确定了器件灵敏体积的几何尺寸、临界电荷以及收集效率,通过蒙特卡罗仿真揭示了ESA SEU Monitor单粒子翻转能量相关性的物理机理.同时针对试验中低LET值倾斜角度时,ESA SEU Monitor存储阵列中不同模块单粒子翻转所表现的敏感性差异,基于对器件结构的分析和计算验证,表明低LET重离子倾斜入射时,离子穿过不同模块灵敏区上方层间介质的差异是引起单粒子翻转角度相关性的根本原因.

基因循环存储模块的SEU自检

胚胎电子细胞的基因循环存储模块在辐射空间容易受到单粒子翻转(SEU)影响,由于缺乏有效的自检手段,严重制约了胚胎电子阵列在深空等辐射环境中的应用。本文设计了一种新型的具有SEU自修复能力的触发器单元,并结合汉明纠错码,设计了一种新型的具有SEU自检和自修复能力的基因循环存储模块,可以在维持胚胎电子细胞阵列正常工作的情况下,实时有效的检测并修复1 bit SEU。以2 bit进位加法器为例,通过仿真实验,验证了胚胎电子细胞的SEU自检和自修复能力。

基于DICE单元的抗SEU加固SRAM设计

DICE单元是一种有效的SEU加固方法,但是,基于DICE单元的SRAM在读写过程中发生的SEU失效以及其外围电路中发生的失效,仍然是加固SRAM中的薄弱环节。针对这些问题,提出了分离位线结构以解决DICE单元读写过程中的翻转问题,并采用双模冗余的锁存器加固方法解决外围电路的SEU问题。模拟表明本文的方法能够有效弥补传统的基于DICE单元的SRAM的不足。

两个低开销抗单粒子翻转锁存器

提出了两个抗单粒子翻转(SEU)的锁存器电路SEUT-A和SEUT-B。SEU的免疫性是通过将数据存放在不同的节点以及电路的恢复机制达到的。两个电路功能的实现都没有特殊的器件尺寸要求,所以都可以由小尺寸器件设计完成。提出的结构通过标准的0.18μm工艺设计实现并仿真。仿真结果表明两个电路都是SEU免疫的,而且都要比常规非加固的锁存器节省功耗。和传统的锁存电路相比,SEUT-A只多用了11%的器件数和6%的传输延时,而SEUT-B多用了56%的器件数,但获得了比传统电路快43%的速度。

民用机载电子硬件的SEU效应FPGA仿真测试研究

针对民用机载电子硬件的现场可编程门阵列(FPGA)芯片高使用频率和长时间运行的特点,以及联邦航空管理局(FAA)等提出的审查条例对单粒子翻转效应(SEU)的防护要求,介绍了民用机载电子硬件的SEU效应评估研究的必要性。并且从民用机载电子硬件主流的三模冗余容错电路入手,设计了SEU效应仿真测试电路。将冗余系统与多时钟沿触发相结合,提高了系统的检错能力。对冗余系统进行仿真SEU故障注入,通过与参照单元的比较,可对SEU效应引起的失效的发生进行仿真测试。

计算机RAM检错纠错电路的设计与实现

分析了在空间环境下影响RAM可靠性的主要因素及主要故障模式,介绍了利用FPGA实现RAM 检错纠错电路的方法,给出了仿真结果,并将此方法同用中小规模集成电路实现RAM EDAC的方法进行了比较。

SRAM型FPGA单粒子翻转失效率自动测试系统设计与实现

在航天应用时,辐射易敏SRAM型FPGA因单粒子翻转导致的在轨失效率必须满足设计要求;针对该在轨失效率的地面测试预计难题,提出了一种基于单粒子翻转空时特性仿真的自动注入测试方案,通过静态翻转截面测试和失效错误比的动态注入测试两个步骤,得到FPGA加载不同应用时的动态翻转截面;提出失效映射函数的概念,对测试原理进行了合理性解释;引入了时间维恒定失效概率特性,提出了一种注入集缩减方法,在确保单粒子翻转空时特性仿真的真实性的基础上,加快了测试速度;与高能粒子束流实验的结果对比表明,该自动测试系统测试结果的可信度达到了90%左右。

一种改进的对抗软错误电路结构设计

给出了一种改进的基于时钟沿的自我检测和纠正的电路结构,以纠正由单粒子翻转(SEU)引起的数据错误。简单概述了已有的检测和纠正SEU的电路结构,并在该电路的基础上提出了改进的电路结构,以实现对触发器以及SRAM等存储器的实时监控,并可以及时纠正其由于SEU引起的数据错误。采用内建命令进行错误注入模拟单粒子翻转对电路的影响。改进的电路与原来的电路相比,以微小的面积和较少的资源换取更高的纠错率。