基于SoC FPGA硬件并行化计算的配电网电压控制技术

随着主动配电网以及物联网技术的发展,无功设备的接入呈现复杂化和边缘化趋势,电压控制的相关计算也向边缘计算发展。由于算力受限,边缘终端纯软件式的计算所需时间较长,无法满足控制的实时性要求。针对此问题,文中提出一种基于片上系统现场可编程门阵列(SoC FPGA)硬件并行化计算的配电网电压控制策略。首先,设计基于SoC FPGA的软硬件计算框架;然后,对配电网电压控制模型及遗传算法求解方法做出适用于FPGA计算的针对性改进;最后,分模块设计FPGA硬件求解结构。算例场景验证表明,相比于边缘终端纯软件式的求解方式,文中所提策略在电压越下限、电压越上限场景的平均求解效率分别提高了2.41倍和2.15倍,可有效提升电压控制的实时性。

基于SoC FPGA的文字分割系统设计

针对于传统PC机实现的图像采集与处理系统在功耗、移植性、实时性和体积上的局限性问题,本设计实现了基于FPGA和ARM硬核处理器整合的SoC FPGA的图像文字分割系统。基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方法,实现了CMOS传感器的图像采集、SDRAM存储、双口RAM数据通信和VGA显示输出。同时,基于ARM的硬核处理系统(HPS)控制双口RAM读写图像数据,在HPS中实现图像的预处理和分水岭算法。实验结果表明:本系统具有较准确的文字分割效果,一幅图像实时文字分割的平均速度为0.87s,比基于PC机的matlab环境和NIOS Ⅱ的SOPC系统上实现速度分别提高了0.84倍和4.52倍。本系统具有设计灵活,速度快、可移植性强的优点,对实时图像采集与处理系统的研究提供参考意义。

基于Altera SoC FPGA的图像采集系统设计

该设计利用Altera公司的DE1-SoC开发板和友晶科技的D5M模块实现了基于SoC FPGA的图像采集系统。详细介绍了基于Altera SoC FPGA的嵌入式系统设计方法,包括基于Qsys的系统硬件设计和基于SoC EDS开发套件的ARM硬核处理器软件设计。该设计在Altera公司提供的可以正常运行Linux操作系统的参考设计的基础上,添加了所需要的硬件模块和应用软件,最后通过板级验证实现了系统功能。

基于SoC FPGA的北斗接收机载波跟踪环路设计

为了实现北斗卫星导航接收机高实时性、小型化及低功耗,提出了一种基于SoC FPGA的载波跟踪环路的设计方案。通过对FLL(锁频环)和PLL(锁相环)的分析,并利用SOPC技术,实现了基于SoC FPGA的载波跟踪环路,可完全在FPGA内部完成载波的剥离。测试结果表明,该方案能实现载波信号的快速精确跟踪,具有良好的实时性和应用价值。

基于SoC FPGA的心电信号检测系统设计

设计实现了一种基于片上系统现场可编程门阵列(So C FPGA)的心电信号(ECG)检测系统。系统通过具有高输入阻抗、高共模抑制比和低噪声的前置采集放大电路,实现心电信号的拾取和预处理。通过基于So C FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方式,完成了心电信号的A/D转换、VGA显示、Micro SD卡数据存储和心电信号算法处理,能够对心电信号进行小波分析和QRS波检测,实现了对心电信号的采集、显示、存储和处理。

基于SoC FPGA的光栅速度/加速度测量设计

为实现齿轮测量中心的光栅高速测量的目标,设计了一种基于SoC FPGA的光栅速度/加速度测量设计方法。将光栅输出的差分信号转化为单端信号后输入进SoC FPGA中,在QuartusⅡ软件上使用硬件描述语言(Verilog HDL)对其进行消抖滤波处理、四倍频、辨向处理、速度/加速度测量。并对该设计进行了板载实验,结果表明,该检测方法适用于自动检测等领域,可以很好地完成规定的任务。

基于高性能SOC FPGA阵列的NVM验证架构设计与验证

新型非易失性存储器(non-volatile memory,NVM)技术日渐成熟,延迟越来越低,带宽越来越高,未来将不仅有可能取代以动态随机存储器(dynamic random access memory,DRAM)为代表的易失型存储设备在主存中的垄断地位,还有可能取代传统Flash和机械硬盘作为外存服务未来的计算机系统.如何综合各类新型存储的特性,设计高能效的存储架构,实现可应对大数据、云计算所需求的新型主存系统已经成为工业界和学术界的研究热点.提出基于高性能SOC FPGA阵列的NVM验证架构,互联多级FPGA,利用多层次FPGA结构扩展链接多片NVM.依据所提出的验证架构,设计了基于多层次FPGA的主从式NVM控制器,并完成适用于该架构的硬件原型设计.该架构不仅可以实现测试同类型多片NVM协同工作,也可以进行混合NVM存储管理方案验证.

SoC FPGA在声波测井数据采集系统中的应用

传统的数据采集系统采用现场可编程门阵列+数字信号处理器(FPGA+DSP)架构,复杂化了硬件设计,增加了系统功耗。以SoC FPGA为核心搭建的声波测井数据采集系统,充分发挥了微处理器控制能力强和现场可编程门阵列灵活的特点,利用总线互联通信等SoC技术,简化了硬件设计,降低了电路功耗,提高了系统的可靠性。

美高森美宣布业界最低功率SmartFusion2 SoC FPGA

美高森美公司( Microsemi Corporation ，纽约纳斯达克交易所代号：MSCC )日前宣布 SmartFusion?2 SoC FPGA 和IGLOO?2 FPGA 已经获得 PCI?Express ( PCIe )2.0端点( endpoint )规范认证，并且现已包含在 PCI SIG 整合组件厂商名单( Integrators List )中。按照公司的测试结果，新认证的器件是业界功率最低的 PCIe 2.0可编程逻辑解决方案，与其他带有相同功能的可编程序逻辑器件相比，可减少高达10X 的静态功耗。此外，这些创新解决方案提供了更高的安全性和可靠性，使得它们成为高实用性、低功率应用的理想选择，例如通信基础设施设备、可编程序逻辑控制器、医疗诊断设备和国防设备的桥接应用。

Microsemi低功耗SmartFusion2 SoC FPGA开发方案

Microsemi公司的SmartFusion2 SoC FPGA是低功耗FPGA器件,集成了第四代基于闪存FPGA架构,166MHz ARM Cortex-M3处理器和高性能通信接口,是业界最低功耗,最可靠和最高安全的可编逻辑解决方案.高速串行接口包括PCIe,10Gbps附加单元接口(XAUI)/XGMII)以及Ser Des通信,主要用在数据安全,马达控制。

基于SoC FPGA的高速EDIB总线通信电路设计

针对当前石油测井领域普遍采用"DSP+FGPA"、"MCU+FPGA"等双芯片架构实现EDIB总线通信功能时存在的可靠性低、体积大、功耗大的问题,本文提出采用SoC FPGA架构实现该功能,并具体介绍了EDIB总线读写模块、上传数据通道模块以及下载命令通道模块的设计方法。实验结果表明,该设计满足应用要求。

基于SoC FPGA的光伏电力通信管理机系统

介绍了一种基于SoC FPGA的光伏电力通信管理机系统的设计方法。该系统采用新型的集成有ARM硬核处理器的SoC FPGA作为主控芯片,将传统通信管理机的运算和通信工作进行合理划分,并由FPGA和ARM处理器协同实现。通过采用软硬件相结合的设计方式,本系统能够简化电路设计,降低通信事务对CPU的中断数量,增加支持MODBUS协议的RS485端口总量,并通过独立的NIOS Ⅱ备用系统保证了系统在灾难情况下的可恢复性等,所以更加适合光伏电力系统中多设备、大数据量的应用。

SoC FPGA的视觉算法加速系统设计

提出一种基于Altera SoC FPGA进行硬件加速的方案,该方案为运行在ARM端Linux系统的视觉算法利用FPGA进行加速提供传输通道。首先把ARM端的图像数据传输到FPGA部分的SDRAM中,接着控制FPGA相关IP核读取SDRAM中的数据,然后视觉算法IP核接收图像数据并对其进行加速处理,最后把处理后的图像数据通过特定的IP核传回Linux系统。实验验证了该方案的可行性、可靠性和加速性能。

SoC FPGA在声波测井仪器中的软硬件协同设计

针对新型高温声波测井仪器对内部电路集成度和低功耗的苛刻要求,通过采用SoC FPGA芯片设计数据采集和处理电路来提高电路集成度,同时采用软硬件协同设计方法,充分发挥软硬件资源优势,在满足速度要求的前提下最大限度降低功耗。设计中首先对SoC FPGA系统的功能模块特性进行了分析,然后对部分模块的资源占用和处理时间进行了平衡优化设计,最后结合器件特点进行了低功耗优化设计。

基于SoC FPGA的千兆以太网接入设计

SoC FPGA作为一种新兴的处理器平台,正在得到广泛的应用。SoC FPGA的硬核处理系统HPS自身包含千兆以太网RGMⅡ接口,同时HPS可通过片内FPGA拓展出千兆以太网接口。为了实现高速IP数据的接入处理,提出了一种基于ALTERA Cyclone V芯片和千兆以太网物理层芯片的设计方案。实验结果表明,该方案可实现多路千兆以太网数据的接入,并对数据进行应用层处理。与其他千兆以太网接入处理电路相比,具有系统集成度高、性能稳定和功耗低的优点,拥有广阔的应用前景。

基于SoC FPGA的音视频播放器设计

本系统设计了一款基于SoC FPGA的音视频播放器,实现了音视频文件的正常解码和播放。该设计既发挥ARM强大的串行处理能力和处理复杂算法的优势,也发挥FPGA高速处理大量数据的优势。系统采用DE1 -SoC开发板,在硬件上,采用FPGA设计了 Mixer,Frame read.VGA等IP核,并且在Qsys中利用AXI和Avalon总线连接各个IP核。在软件上,利用SD卡启动Linux操作系统,编写基于ARM硬核处理器的嵌入式系统软件应用程序控制整个硬件。最后通过板级验证实现了系统功能。实验结果显示,MPEG2视频解码速率大约18f/s,数据从ARM传输到FPGA的速率约为38M/s.

基于SOC FPGA的PHY设备接口设计及实现

SOCFPGA是一种新兴的芯片设计方案,文章设计了一种基于ALTERA公司SOC FPGA的PHY设备接口设计方案,其中PHY芯片采用marvell公司的88E1111。针对该设计研究了PHY设备在preloader阶段和内核启动阶段的驱动实现。

基于SoC FPGA异构平台的魔方快速还原系统设计与实现

设计了基于SoC FPGA异构平台,充分利用FPGA和HPS各自的优势,实现了一套高性能的魔方快速还原系统;系统由开发板,魔方还原机械结构,CCD摄像头以及VGA显示器组成;FPGA端实现摄像头图像采集和魔方色块RGB值的获取;HPS端完成颜色识别,运用二阶段算法还原魔方,然后将还原步骤编码之后回传给FPGA,由FPGA中的并行舵机控制模块实现对魔方还原机械结构精准快速的控制,从而完成实体魔方的还原;测试结果表明,对于任意随机打乱的三阶魔方,整个识别以及还原过程在一分钟内完成。

基于SmartFusion2 SoC FPGA芯片的运动控制卡设计

多轴联动运动控制卡在运动控制领域有着广泛的应用。该运动控制卡是一种基于SoC FPGA芯片,采用以太网通信的运动控制卡。该卡采用单芯片设计方案,结构简单、通用性好、可靠性高,可以控制4个步进电机系统或交流伺服电机系统实现高速、高精度运动,具备自动加减速控制功能,使用成本较传统运动控制卡降低30%以上。通过在木工雕刻机和点胶机设备上的应用,验证了该运动控制卡的功能和性能。

基于SoC-FPGA的RISC-V处理器软硬件系统级平台

构建软硬件系统级原型平台是处理器设计硅前测试中必不可少的环节.为适应基于开放指令集RISC-V的开源处理器设计需求,简化现有基于FPGA的处理器系统级原型平台构建方法,提出了一套基于SoC-FPGA的处理器敏捷软硬件原型平台,以实现目标软硬件设计的快速部署与系统级原型高效评测.针对上述目标,发掘紧耦合SoC-FPGA器件的潜力,构建了一套RISC-V软核与ARM硬核(SoC侧)之间的信息交互机制.通过共享内存和虚拟核间中断等方法,可使目标RISC-V处理器灵活使用平台丰富的I/O外设资源,并充分利用硬核ARM处理器算力协同运行复杂软件系统.此外,为提升软硬件系统级平台的敏捷性,构建了灵活可配置的云上自动化开发框架.通过对平台上目标RISC-V软核处理器各方面的分析评估,验证了该平台可有效缩短系统级测试的迭代周期,提升RISC-V处理器软硬件原型评测效率.