基于SoPC Builder的电子系统的开发

从系统总线设计、用户自定义指令和FPGA协处理器的应用这三个方面详细介绍了如何应用SoPC设计思想和SoPC Builder工具来开发电子系统。通过应用SoPC Builder开发工具,设计者可以摆脱传统的、易于出错的软硬件设计细节,从而达到加快项目开发、缩短开发周期、节约开发成本的目的。

基于SOPC技术的航标监控系统设计

本文介绍了基于Altera公司SOPC技术的航标监控系统的软、硬件设计方法,结合当今成熟的GPS和GSM网络系统,对航标运行状态和位置信息进行实时控制和监测。该系统具有高可靠性、高实时性和维护方便性等优点,已在现场运行得到验证,达到系统工业级的品质保证。

基于SOPC的SPWM波形的实现

设计了一种基于SOPC的SPWM波形发生电路,阐明了应用SOPC的设计思想及使用DSP Builder工具开发电子系统的思路．叙述了应用该技术完成SPWM波在线计算脉冲宽度和波形控制的实现过程．所设计电路具有在线可编程、精度高等优点,并通过实验证实了系统设计的有效性．

SOPC——基于FPGA的SoC设计策略

介绍了SoC的特点 ,并针对其设计所而临的问题提出了Altera公司的解决方案———SOPC ,以及相关的Excalibur芯片和开发工具QuartusII与SOPCBuilder。

基于系统级FPGA/CPLD的SoPC嵌入式开发研究

针对基于系统级FPGA/CPLD的SoPC嵌入式设计特点,介绍采用SoPCBuilder设计工具有选择地将处理器、存储器、I/O等系统设计所需的IP组件集成到PLD器件上,也可以通过自定义用户逻辑集成到PLD器件上的开发方法,构建高效SoC。文中分析了嵌入式处理器Nios软核的特性,并给出了基于Nios内核的SoPC软硬件开发流程和自定义用户逻辑的软硬件设计过程。

基于SoPC的行波介电电泳芯片控制与采集平台设计

介绍了一种利用SoPC技术控制与采集行波介电电泳芯片的方案。以嵌入在FPGA(CyclonII EP2C35)中的RISC结构的CPU软核NiosII为基础,通过FPGA的DSP开发工具DSP Builder对直接数字频率合成器(DDS)进行建模,在QuartusII软件中生成DDS IP核,控制输出4路相位严格相差90°的正弦波,建立行波电场驱动不带电生物粒子定向移动,实现不同生物粒子的分离;采用自定制I2C模块,实现300万像素CMOS图像传感器MT9T001的配置,完成不带电生物粒子的非接触检测。文中重点介绍了基于DSP Builder的DDS IP核设计,自定制I2C模块以及系统软、硬件设计,并通过仿真分析证明了这种设计方法的正确性和实用性。

基于SOPC的多路并行同步数字信号采集系统设计

针对某型导弹武器装备在线检测系统的需求,以软、硬件可配置的SOPC（System on a Programmable Chip）嵌入式系统为平台,以较少的硬件资源消耗为前提,应用FIFO缓存和直接存储器传输（Direct Memory Access,DMA）技术,设计数据采集系统,实现对20路并行同步数字信号的快速采集,并利用现代DSP技术对采集的信号进行滤波处理,通过USB总线将处理后的信号送到工控机,基于LabVIEW软件在工控机上实现系统的在线检测功能。

基于SOPC技术的PET瓶缺陷检测系统设计

介绍基于SOPC技术的PET瓶缺陷检测系统的软、硬件设计方法。利用SOPC Builder在FPGA芯片EP2C35F6726C上配置的NIOSⅡ软核处理器作为控制核心,在Avalon总线上挂接接口模块和用户自定义逻辑模块,于NIOSⅡ中使用C++编程实现图像检测判别准则,并加上FPGA的外围单元,共同完成系统主要的功能设计。实验结果表明,该设计方法可行、可靠,检测效果快速精确。该设计在图像处理中采用并行处理设计,其应用上具有一定的帮助性和可借鉴性,也证明FPGA在图像处理方面的优越性。采用FPGA并行处理的方法进行图像识别,系统处理速度快、集成度高、成本低、维护方便。

基于SOPC的DSP系统设计基本电路模块

介绍片上可编程系统(SOPC)的概念,给出了基于SOPC利用MATLAB/DSP Builder幅度调制器的设计实例和借助Quartus Ⅱ软件实现的仿真波形。

基于SOPC的DDS函数信号发生器的设计

系统的控制中心采用SOPC Builder创建的NiosⅡ软核处理器,其性能具有可配置性,使得系统的生命周期长。系统利用DSP Builder强大的图形化界面建立波形发生器的模型,并生成VHDL文件,使得系统的设计更为直观和简化。系统采用SOPC方案实现了DDS函数信号发生器。

基于SOPC的定时器控制数码管显示

提出一种控制数码管显示的有效方法,这种方法基于一种特殊的嵌入式系统-SOPC可编程片上系统,以SOPC的应用为基础平台,利用Quartus II软件构建硬件系统,并利用NiosⅡDES软件编程,使其运行在DE1上,通过程序的控制使数码管显示,从而实现时钟的功能。实验结果表明,基于SOPC的系统环境下,可以利用定时器控制数码管显示。此外,还可以根据不同的用户需求实现不同的功能,方便了对数码管的控制,使其控制过程更加简洁有效。

基于SOPC技术的服装压力测量系统中自定义IP设计

为了测量服装作用于人体的压力,设计了一款基于SOPC技术的自定义IP核.IP核主要由ADC控制逻辑和FIFO组成,分别由VHDL硬件描述语言和SOPC Builder软件提供的LPM模块实现.实验结果表明,该自定义IP核设计可行,能够实现对服装压力的连续采集.

基于NIOS处理器的面阵CCD采集系统设计

设计了一种基于Altera的SOPC Builder的软核处理器NIOSII实现面阵CCD采集的系统;该系统采用集成了时序发生器(LR38617)、垂直驱动放大(LR36685)、模拟前端(IR3Y48A1)等功能的集成芯片模块LR38642驱动RJ21P3AH0PT面阵CCD,经LR38642内部的高速A／D转换后的各像素数字信号在NIOSII处理器的控制下,通过自定义采集IP核以及Avalon总线传输到片外SDRAM存储区;经实验论证,该系统结构紧凑,可控性强,可用于高性能数码相机和实时图像采集与处理等场合。

基于数字信号处理的干涉型光纤传感器检测系统的研究与设计

本文基于数字信号处理技术,对干涉型光纤传感器数字检测系统进行研究与设计.分析了合成外差解调算法的基本原理,描述了检测系统的整体构架.重点讨论了采用DSP Builder技术对解调部分的设计,实现解调算法的数字信号处理和智能化数据传输接口并行工作,使系统实时、线性地跟踪到被测信号.通过实验测试,该解调系统的工作频带约为10 Hz^1kHz,具有较好的抗干扰性.

基于Altera FPGA无操作系统的LWIP移植

基于Altera公司的EP3C120器件,介绍了在FPGA上移植LWIP的一种方法。并给出了在SOPC Builder中的硬件环境搭建和在NiosⅡ中的软件移植,以及给出移植结果。此次LWIP移植在包括了完整TCP/IP功能的同时,又能保证协议栈对处理器资源的有限消耗,并可满足大部分系统要求。

基于Nios Ⅱ的伪随机序列信号发生器IP核设计

根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计。在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性。

基于NIOS Ⅱ的VGA控制器IP核的设计

针对LCD控制器IP核只能显示数字和英文字母的问题,提出了一种基于NIOSⅡ的VGA控制器IP核的设计方法,给出了VGA工作原理,介绍了VGA控制器的设计,详细阐述了VGA控制器IP核的设计,即将设计好的VGA控制器安装到SOPC Builder中,最后将VGA控制器IP核添加到NIOSⅡ系统中进行了测试验证。测试结果表明,该IP核可显示多种图形、图象、文字,并可实现动画效果,具有一定的实用价值。

基于Nios处理器用户指令的SHA_1算法的实现

本设计将SHA_1算法中的基本运算过程定制为32位Nios处理器的一个用户指令,以软件的方法在Nios处理器中快速实现了SHA_1算法。文章介绍了Nios处理器用户指令的接口原理,并详细描述了在Nios处理器中实现SHA_1算法的设计过程。

NiosⅡ系统在数字式心电诊监测设备中的应用

数字式心电监测设备采用先进的SOPC技术,在FPGA中嵌入了32位NiosⅡ软核系统,用以控制心电信号的采集、处理、存储与显示等功能。系统设计时充分利用可编程逻辑器件的可在线编程特点和SOPC的技术优势,灵活、快捷地将所有的功能模块完全集中在一片FPGA上,使其电路硬件结构简单,功能齐全,具有很高的性价比。详细介绍了NiosⅡ系统在监测设备中的设计过程和部分接口程序,并且利用该监测设备进行了实测,效果良好。

基于Avalon总线的m序列码组件设计

在Nios Ⅱ系统中,按照Avalon总线规范将各种自定义外设的驱动程序集成到SOPC的硬件抽象层中进行设计复用,以提高设计效率,缩短后继开发周期.伪随机m序列因具有良好的随机性和接近于白噪声的相关函数,在多个领域得到广泛的应用.根据Avalon总线规范,采用软硬件协同设计的方法,实现了阶次与码字时长可调的m序列码组件设计.