使用Stratix Ⅱ实现转发系统中的定制队列管理

在通信网络中,流量管理起着至关重要的作用。本文结合FPGA的结构及特点,针对流量管理的队列管理模块阐述其结构。

中国第一个数字电视广播标准在Altera Stratix ⅡFPGA上启动

Altera公司今天宣布，清华DTV采用StratixⅡ高性能FPGA来开发中国最近通过的数字多媒体广播——地面国家数字电视广播标准（DTMB，也称为DMB—TH）。DTMB于2007年8月1号成为中国广播业地面电视信号的强制标准。

Altera为Stratix Ⅱ提供完整的电源方案

Altrea公司联合Bellnix Co,Ltd．，Linear Technology，国家半导体公司，德州仪器公司(TI)以及Volterra半导体公司宣布为使用Altera FPGA的用户提供完整的电源管理解决方案。此次合作。包括引入Quartus Ⅱ软件4．2版本中新的PowerPlay技术。在帮助用户管理功耗的同时。优化了他们Stratix Ⅱ设计的性能构架。

Altera发布具有突破性体系的Stratix Ⅱ系列FPGA

业界第一款高效率大容量系列的自适应FPGA体系。4．0版Quartus Ⅱ软件为大容量FPGA设计提供了最先进的技术。实现全新的应用。

StratixⅡ FPGA应用电路设计

介绍了StratixⅡ系列现场可编程门阵列(FPGA)的特点,总结了如何在工程中使用此系列FPGA进行设计,及设计时应该注意的问题。使用StratixⅡ系列中的EP2S90F1020 FPGA芯片设计出一个高速数字信号处理平台,且详细论述了高速数字信号处理平台的设计要点。

Altera的StratixⅡGX FPGA提供50Gbps SFI-5接口

Altera公司宣布，带有嵌入式收发器的StratixⅡGXFPGA支持SERDES成帧器接口Level5（SFI-5）标准，为高性能光通信应用提供40-50Gbps接口。SFI-5规范是芯片至芯片标准，保证了前向纠错（FEC）技术、成帧器以及优秀光转发器之间的通用性。硬件测试验证了StratixⅡGXFPGA符合SFI-5标准，其20个高速串行收发器通道的数据速率在600Mbps6．375Gbps之间，很容易满足SFI-5接口要求。

Altera公司Stratix Ⅱ FPGA为知识产权保护提供全面的设计安全解决方案

在当今竞争激烈的商业环境以及政府和军事等对安全性要求很高的应用中，实现知识产权（IP）保护已经成为非常具有挑战性的任务。对此，Altera公司今天宣布可提供全面的Stratix Ⅱ FPGA设计安全解决方案来保护IP。StratixⅡ设计安全解决方案使用高级加密标准（AES）以及128位非易失密钥，实现起来非常方便，适用于对设计要求具有灵活性和保密性的应用。

Altera上市可量产的StratixⅡ GX FPGA

Altera公司开始上市其可量产的StratixⅡ GX FPGA，该系列可提供20个工作范围在600Mbps至6．375Gbps的低功耗收发器，串行链路总链接能力达到127Gbps。用户可以使用StratixⅡ GX FPGA来设计生产多吉比特互联系统，满足甚至超越其性能和信号完整性规范。StratixⅡ GX具有很低的功耗、很好的信号完整性。

基于Stratix II的高性能可编程FIR滤波器的设计及实现

详细介绍了一种基于Stratix II的高性能、系数可编程FIR滤波器的设计及实现方法,滤波器具有与微处理器兼容的编程接口,可以对滤波器系数实现动态编程。Quartus II的仿真结果表明了该方法的可行性,性能完全满足设计要求。该设计在传统的自适应滤波以及崭新的认知无线电(CR)[1]领域都具有重要的应用价值。

一种Nios Ⅱ软核架构的高效GPS捕获方法

针对传统GPS接收机不能根据接收信号的特性自适应的调节频率搜索范围及积分时间的问题,本文提出了一种Nios Ⅱ软核架构的高效GPS捕获方法,其可以通过Nios Ⅱ软核自适应调节频率搜索范围、相干积分时间及非相干积分时间,流水线式的VHDL结构仅负责并行处理,实现了参数调节的灵活可控.通过采用仅有一片Stratix Ⅲ FPGA的基带开发板,实测结果表明,捕获功能性能正常,频率捕获范围可在100 Hz^80 kHz内灵活切换,积分时间可在1 ms^30 s内灵活切换.

基于Stratix II EP2S60的改进中值滤波器的设计及实现

在红外搜索跟踪系统中,为了有效可靠地对目标进行探测、跟踪,必须对红外图像进行滤波预处理,从而提高图像信号的信噪比。为满足实时红外图像预处理时对速度的高要求,采用了一种利于硬件实现的中值滤波改进算法,以Altera公司的Stratix II系列EP2S60型FPGA为平台,成功实现了对256×320×16 bit图像的中值滤波,整个电路去噪效果明显,速度满足要求。

Altera发布高端StratixⅢ系列

Altera公司发布Stratix Ⅲ FPGA系列，该系列具有业界高密度高性能可编程逻辑器件中最低的功耗。Stratix Ⅲ FPGA采用了TSMC的65nm工艺技术，其突破性创新包括硬件体系结构提升和Quartus Ⅱ软什改进，与前一代StratixⅡ器件相比，这些新特性使功耗降低了50％，性能提高了25％，密度是其两倍。

Altera发布结构化ASIC方案：HardCopyⅡ

Altera公司发布了下一代结构化ASIC。方案一HardCopyⅡ系列，器件最大为220万ASIC逻辑门，大约70％的数字ASIC设计都可以满足。HardCopyⅡ基本阵列由嵌入的硬IP和逻辑构成。它的原型FPGA为StratixⅡ，硬IP部分，也就是嵌入式RAM，I／O缓冲，时钟网络和锁相环(PLL)与StratixⅡ中的功能等价。但逻辑结构没有用StratixⅡ原有的自适应逻辑模块(ALM)，换成了HCell晶体管陌列。依据客户的网表，

EDA的新型器件及其应用

Altera公司的几种新型器件CPLD(max、maxII)、低成本FPGA(Cyclone,CycloneII)、高密度FPGA(StratixII、StratixGx),并利用CycloneII器件在QuartusII开发软件平台上设计了简易的频率测量计。该频率计可以测量频率大于1s的脉冲信号,并将结果显示在数码管上;并对频率小于1Hz的信号的测量提出了解决方法。