一种Nios Ⅱ软核架构的高效GPS捕获方法

针对传统GPS接收机不能根据接收信号的特性自适应的调节频率搜索范围及积分时间的问题,本文提出了一种Nios Ⅱ软核架构的高效GPS捕获方法,其可以通过Nios Ⅱ软核自适应调节频率搜索范围、相干积分时间及非相干积分时间,流水线式的VHDL结构仅负责并行处理,实现了参数调节的灵活可控.通过采用仅有一片Stratix Ⅲ FPGA的基带开发板,实测结果表明,捕获功能性能正常,频率捕获范围可在100 Hz^80 kHz内灵活切换,积分时间可在1 ms^30 s内灵活切换.

基于CPCI总线的通用FPGA信号处理板的设计

雷达信号处理的庞大数据量和高实时性要求,决定了雷达信号处理系统的复杂性及设计难度。由于通用信号处理板只需对软件进行升级,从而大大降低了系统设计的时间和成本,因此成为雷达信号处理系统设计的发展趋势。FPGA在实时处理上相对DSP更具优势,更适用于雷达信号处理中。文中采用Altera高端FG-PA产品Stratix Ⅲ设计了基于CPCI总线的通用FPGA信号处理板,并实际应用于某雷达系统中。