Unix System V IPC及共享内存机制分析

介绍了Ｕｎｉｘ Ｓｙｓｔｅｍ Ｖ ＩＰＣ（ＩｎｔｅｒＰｒｏｃｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）及共享内存区的通信机制；以及ＩＰＣ机制与Ｕｎｉｘ内核之间的关联．最后给出应用实例：共享内存区在电子公告板ＢＢＳ系统上的实现．

Linux中System V进程通信机制安全性形式化验证

基于Linux开发安全操作系统是提高计算机安全的重要途径 ,而形式化验证则是开发过程的重要和必要的环节。我们从Linux的各个子系统着手进行验证 ,逐步搭建起整个操作系统的验证模型。考虑到访问控制机制是实现操作系统安全性的关键 ,本文主要讨论使用SPIN模型检验器对IPC子系统中的SystemV进程通信机制进行形式化验证的过程与方法 ,查找安全漏洞并改进现有的机制 ,为开发工作提供理论上的保证。

理解Linux环境下SYSTEM V进程间通信

为了满足在大型的应用系统中进程间通信的需求,讨论了Linux环境下的几种主要进程间通信手段,不仅对每种通信手段的内部实现原理和机制进行了具体分析,而且通过实例应用为功能实现的理解提供了有效的借鉴,为在Linux环境下的应用开发提供了坚实的理论基础。

基于ⅢF A/V规范和Avalon系统的大学图书馆视听数据库建设研究

随着中国网络基础设施的不断改善,视听媒体在年轻一代中非常流行,给以文本资源为主的图书馆带来了挑战。本研究旨在探究国内外大学图书馆视听资源数据库建设的现状,借鉴ⅢF规范在图像资源管理方面的成功经验和各种视听保存社区的实践,提出基于ⅢF A/V规范与开源软件的中国大学图书馆视听资源管理方法。通过分析华东师范大学图书馆在视听资源保存、流媒体发布、时间轴气泡注释、转录、视听结构化和开放共享方面的实践,进行实证研究。

基于48V轻混重型汽车技术发展与趋势

针对当前化石燃料短缺,全球环境恶化,对国家及各科研机构的应对策略进行了分析。通过介绍研究48 V轻混动力技术与控制策略,提出了48 V轻混动力源混动机理和能量管理策略,阐述各主机厂对48 V轻混系统的应用发展与趋势,得出该48 V轻混动力技术的可行性。最后,分析了国家层面的GDP碳排放量总体规划,进行总结,提出展望。

基于系统级封装的RISC-V电路设计与实现

为满足电子系统在性能、功耗、体积、重量和国产化等方面的需求,设计了一款基于系统级封装技术的RISC-V电路。该电路以采用自主指令集架构和国内工艺的处理器为核心,并集成了国产外围电路,实现了一款完全自主创新的、具备常用控制与通信接口的微系统电路。经过测试与验证,该电路各项功能和性能均达到设计指标,有效地提高了功能密度,很好地满足了电子系统在小型化、轻量化和低功耗等方面的需求。

基于V型开发模式的FSAE赛车传动系统开发

传动系统是大学生方程式赛车的重要组成部分,开发出可靠高效的传动系统是提升赛车竞争力的关键之一。赛车传动系统的开发涉及多个设计计算与校核优化环节,基于传统的瀑布式开发流程往往存在容错代价高昂和效率低的问题。文章将V型开发模式引入大学生方程式赛车传动系统的开发,对赛车传动系统开发的各个环节进行统筹规划,优化了协作方式,实现了设计计算与校核优化环节的交互并行,有效提高开发效率。相较于传统的瀑布式开发模式,实践结果证明将V型开发模式引入大学生方程式传动系统的开发使得开发周期缩短了23.81%,系统总成减重2.54%,赛车的性能测试也取得了较为理想的结果。

地下枢纽车站V型柱结构体系转换模拟分析和监测

V型柱地下枢纽车站首次被应用于地下空间结构,该结构需经过体系转换,由临时支撑受力转换为V型柱受力。文中通过Midas模拟该结构简化模型模拟体系转换过程,对比两种方案下体系转换过程结构受力状态变化情况,研究体系转换对结构力学行为的影响。结果表明,两种方案下,结构最终受力状态区别很小,分组同步顶升卸载结构受力状态变化更平缓;卸载后,荷载主要传入V型柱,V型柱底部轴力增幅达80%~120%,永久钢管柱轴力增幅仅2%;卸载后,结构跨度变大,V柱与连接V柱的梁弯矩和应力均大幅增加,受卸载影响最大处的负一层梁最大竖向位移和应力增幅分别达到2倍和6.2倍,负一层板竖向位移和应力增幅分别达到3.4倍和4.2倍。对结构体系转换过程进行现场监测,对比结构构件的实测数据与模拟数据,结果显示,关键构件的内力变化规律相似均呈阶梯性增加,同时,监测数据与模拟数据相差较小,验证了数值模拟的正确性。

矿用视频监控系统5 V电源模块的优化改进研究

以某电源生产企业为例,分析该企业生产的矿用视频监控系统5 V电源模块故障情况,并剖析故障产生原因,然后根据原因提出相应的优化改进方案。经实践验证,改进效果理想,有效降低了5 V电源模块的故障率。

基于系统工程V模型的课程思政教学探索与实践——以智能网联汽车技术概论课程为例

为了培养智能网联汽车专业高素质技术技能人才,以智能网联汽车技术概论课程为例,深入分析目前高职院校智能网联汽车技术专业课程思政建设存在的问题,以“提升职业能力、塑造价值观”为导向,构建了基于系统工程V模型的“分析设计、评价体系建立、目标验证”三位一体课程思政教学体系,并对课程思政元素挖掘与融入路径进行详细说明。探索将该课程思政教学体系在高职院校专业人才培养过程中实践落实,并在教学实践过程中根据“学生评教、效果评价、综合评价”三个维度的评价结果动态调整课程思政设计方案,以期解决智能网联汽车技术专业课程思政教学效果不突出的问题,为高职院校课程思政建设提供借鉴。

基于RISC-V架构的行人定位SoC系统设计

行人定位方法中,捷联式惯导定位系统需要处理惯性测量单元(IMU)传感器的数据,通过算法处理后得到行人的位置,因此对于芯片实时性以及低功耗有很高的要求。由于行人定位算法大多基于浮点传感器数据开发,一般要求终端设备能够处理浮点数据。第五代精简指令集(RISC-V)架构作为一种开源架构,能节约架构授权费,在物联网领域有着广泛应用,并且其浮点(F)和向量(V)等高性能扩展指令能够很好地满足行人定位算法对实时性的要求。针对行人定位系统的特定性能要求,提出了一种基于浮点内核向量处理器优化RISC-V架构的行人定位片上系统(SoC),并在实际系统中进行验证。与多个准32位架构RISC-V处理器以及高层次综合组件(HLS)生成的算法专用IP(locate_IP)的标准处理器方案的性能对比分析表明,该设计实现了34倍的性能提升以及5.6倍的能效提升,满足了微终端的要求。

无源无线多功能传感器在低压600 V系统中的应用研究

该文提出了一种无源无线多功能传感器,能够利用电缆周围的电磁能量和热能进行供电,同时测量电缆的温度值和电流值,根据电缆的带电状态进行判断和报警。详细介绍该传感器的原理、结构、技术细节和工作流程,并以特高压换流站伴热带为例,展示该传感器的应用方案和效果。实验结果表明,该传感器能够实现对电缆的实时监测和分析,提高电缆运行的安全性和可靠性,节约能源和成本,简化安装和维护,适用于各种环境,具有较高的创新性和实用性。

STATCOM/VRB改善笼型风电机组性能的控制策略

为了提供笼型机组发电时所需无功功率并平滑笼型机组有功功率的波动,将无功功率补偿装置STATCOM与VRB储能系统合二为一构成STATCOM/VRB装置,用以改善笼型风电机组性能。首先构建了STATCOM/VRB数学模型;然后研究系统各部分的控制策略,通过在STATCOM/VRB装置的DC/DC变换器处加装模糊控制器,并提出一种基于模糊自适应的STATCOM/VRB控制策略;最后在MATLAB/Simulink环境下进行仿真研究,结果表明在风速骤升和骤降两种情况下该控制策略依然可以有效平抑风电功率波动并维持储能系统工作在合理状态,有效提升电网安全运行水平。

系统性红斑狼疮患者尿液Gal-3BP,VSIG4表达水平与疾病活动度及肾损伤的相关性研究

目的探讨尿半乳糖凝集素-3结合蛋白(galectin-3 binding protein,Gal-3BP)及V-set包含免疫球蛋白域4(V-set containing immunoglobulin domain 4,VSIG4)水平在系统性红斑狼疮(systemic lupus erythematosus,SLE)患者尿液中的表达及其与疾病活动和肾损伤的关系。方法选取儋州市人民医院收治的SLE患者105例(SLE组)和体检正常者50例(对照组)作为研究对象。105例SLE患者根据SLE疾病活动度指数(SLEDAI)评分分为轻度活动度组(SLEDAI评分≤9分,n=51)、中度活动度组(14分≥SLEDAI≥10分,n=29)和重度活动度组(SLEDAI评分≥15分,n=25)。按肾功能受损程度分为肾功能正常组、肾功能轻度受损组和肾功能中重度受损组。采用酶联免疫吸附法检测尿液Gal-3BP,VSIG4表达水平,应用多元Logistic回归分析影响SLE患者发生肾损伤的危险因素,绘制ROC曲线分析尿Gal-3BP及VSIG4水平预测SLE患者发生肾损伤的价值。结果SLE组尿Gal-3BP(251.38±46.75 ng/ml)及VSIG4(13.40±4.27 ng/ml)水平均明显高于对照组(117.50±18.24 ng/ml,2.73±0.85ng/ml),差异具有统计学意义(t=19.315,15.681,均P<0.001)。SLE患者活动度越高,尿Gal-3BP及VSIG4水平越高,重度活动度组>中度活动度组>轻度活动度组,差异具有统计学意义(F=23.416,17.380,均P<0.001)。肾功能中重度受损组和轻度受损组尿Gal-3BP及VSIG4水平明显高于肾功能正常组(t=24.580,18.163;20.864,15.947),且中重度受损组尿Gal-3BP及VSIG4水平明显高于轻度受损组(t=19.837,11.215),差异具有统计学意义(均P<0.001)。多元Logistic回归分析显示,尿Gal-3BP(OR=3.472,95%CI:2.685~11.463)及VSIG4(OR=2.376,95%CI:1.842~9.105)水平升高是影响SLE患者发生肾损伤的危险因素(均P<0.05)。ROC曲线分析显示,Gal-3BP及VSIG4二项联合预测SLE患者发生肾损伤的曲线下面积(95%置信区间)[AUC(95%CI)]最大[0.909(0.846~0.973)],其准确度为88.6%。相关分析显示,SLE患者尿Gal-3BP与VSIG4水平呈正相关(r=0.813,P<0.05),尿Gal-3BP及VSIG4水平与SCr,BUN,24h尿蛋白、抗dsDNA抗体及SLEDAI评分均呈正相关(r=0.358~0.702,均P<0.05),而与血红蛋白、eGFR均呈负相关(r=-0.479~-0.670,均P<0.05)。结论尿Gal-3BP及VSIG4水平在SLE患者中明显升高,其高表达与疾病活动和肾损伤有关,二项联合预测SLE患者发生肾损伤有较好的价值。

V形桥塔混合梁斜拉桥总体设计

苏州工业园区华池街跨娄江大桥采用(83+28+28.6)mV形桥塔斜拉桥。主跨为钢梁,边跨为混凝土梁,通过钢混结合段连接。横桥向为平行的双塔双索面,每个桥塔在立面上为V形,主塔柱倾角40°副塔柱倾角35°桥塔与主梁固结、塔底设支座。斜拉索分三段布置,采用平行钢丝斜拉索。全桥采用减隔震设计,利用摩擦摆支座降低结构地震响应。该桥西侧紧邻在建的苏州地铁8号线,桥梁采用钻孔灌注桩基础,施工时采用钢护筒,避免对地铁盾构产生影响。该桥采用支架拼装的施工方案。有限元分析结果表明,桥梁各项力学性能均满足规范要求,设计安全可靠。

V型墩刚构桥自平衡组合支护体系设计与施工

宁波舟山港六横公路大桥梅山水道跨堤桥为(60+100+60)m V型墩刚构桥,主梁采用预应力混凝土箱梁,主墩为V型墩。针对该桥施工重难点,提出一种自平衡组合支护体系进行V型墩和0号块施工。该体系由临时支架系统和拉杆系统组成,临时支架系统包括V型墩外侧支架和0号块中部支架两部分,在墩身竖直方向设置3层拉杆,每层布置5根拉杆。有限元计算结果表明:V型墩和0号块施工时支护体系受力满足要求,待主梁合龙后方可拆除V型墩外侧支架和墩身拉杆,4号梁段预应力施工完后方可拆除0号块中部支架。承台施工完成后,安装V型墩外侧支架及拉杆系统,墩身采用滑槽一次浇筑成型,拉杆分3个阶段张拉;V型墩施工完后安装0号块中部支架,0号块混凝土采用汽车泵分2次浇筑完成,拉杆分4个阶段张拉;0号块施工完成后进行主梁挂篮悬浇施工,支护体系按计算确定的拆除时机拆除。主梁施工完成后,墩身线形良好,墩底内、外侧及0号块箱梁内、外均无裂缝产生。

V-系统的快速变换算法

V-系统是L2[0,1]上的一类完备正交分段多项式函数系,由于其基函数的间断特性,在非连续信号的表达与分析上优势显著。然而,在目前的V-系统变换算法中,对于一个长度为N的信号,不仅需要事先生成并存储一个N阶的正交矩阵,而且其时间复杂度高达Ο(N^(3))。为实现对大规模数据的高效处理,从V-系统的多分辨率分析角度出发,设计并实现了V-系统的快速分解与重构算法,不仅无须存储额外信息,而且其时间复杂度仅为Ο(N)。测试结果表明,提出的快速算法能够满足大规模数据高效处理要求,为V-系统在更多领域的应用奠定了基础。

核级系统、软件和硬件的V&V研究与应用

软件验证和确认(V&V)技术对于提高核电站安全级仪控系统的软件质量发挥着重要作用。在核安全级数字化控制系统(DCS)中,系统、硬件与软件三者同等重要且密不可分,因此有必要将系统和硬件也纳入V&V的范围。讨论了针对核安全级DCS中系统、软件和硬件的V&V标准体系,提出融合新核安全导则HAD 102/10—2021和新工业标准IEEE Std 1012^(TM)-2016关于生命周期要求的V&V过程模型,并阐述了3类V&V活动之间的交互关系及系统V&V和硬件V&V中的重点任务。该研究成果在自主化核安全级仪控平台和睦系统的研制及某核电站DCS工程典型项目的成功应用中,取得了良好效果。其满足核安全级DCS的质量控制需求,同时也符合HAD 102/10—2021的新监管要求。该研究为我国核行业实施系统和硬件的V&V提供了技术借鉴,有助于提升产品安全性和可靠性,也对其他高可靠性领域系统的质量控制有重要参考意义。

基于SoC-FPGA的RISC-V处理器软硬件系统级平台

构建软硬件系统级原型平台是处理器设计硅前测试中必不可少的环节.为适应基于开放指令集RISC-V的开源处理器设计需求,简化现有基于FPGA的处理器系统级原型平台构建方法,提出了一套基于SoC-FPGA的处理器敏捷软硬件原型平台,以实现目标软硬件设计的快速部署与系统级原型高效评测.针对上述目标,发掘紧耦合SoC-FPGA器件的潜力,构建了一套RISC-V软核与ARM硬核(SoC侧)之间的信息交互机制.通过共享内存和虚拟核间中断等方法,可使目标RISC-V处理器灵活使用平台丰富的I/O外设资源,并充分利用硬核ARM处理器算力协同运行复杂软件系统.此外,为提升软硬件系统级平台的敏捷性,构建了灵活可配置的云上自动化开发框架.通过对平台上目标RISC-V软核处理器各方面的分析评估,验证了该平台可有效缩短系统级测试的迭代周期,提升RISC-V处理器软硬件原型评测效率.

基于RISC-V的SOPC电子系统设计实验研究

该实验设计在电子系统设计相关教学中引入嵌入开源软核微处理器的片上可编程系统SOPC(system on programmable chip)技术,不仅能够让更多学生学习集成电路初步设计方法,而且能够通过自主设计SOPC系统培养其创新能力。该文首先对SOPC电子系统设计的现状进行了分析,提出了基于RISC(reduced instruction set computer)-V开放指令集架构的微处理器进行SOPC系统设计教学,之后介绍了RISC-V微处理器的选择和移植方法,最后介绍了基于RISC-V微处理器的四个层次的实验设计原则和设计出的具体实验项目。