一种双核SoC调试系统的设计与验证

调试系统的设计和验证是多核SoC设计中的重要环节。基于某双核SoC的设计,提出一个片上硬件调试构架,利用FPGA构建该调试系统的硬件验证平台。双核SoC调试系统验证平台利用System Verilog DPI,将RealView调试器、Keil C51及目标芯片的验证testbench集成在一起,实现了双核SoC调试系统的RTL级调试验证。利用该平台,在RTL仿真验证阶段可方便地对ARM和8051核构成的双核SoC进行调试,解决仿真中出现的问题,从而有效缩短设计周期,并提高验证效率。该双核SoC调试系统验证平台的实现对其他系统芯片设计具有一定的参考价值。

基于多模拟器协同模拟的微处理器验证技术研究

提出并实现了一种基于Verilog模拟器与C模拟器协同模拟的微处理器验证平台Bug Finder.该平台通过System Verilog DPI(Direct Programming Interface)和操作系统共享内存机制,将待验证微处理器的RTL模型与GEM5模拟器相连,并自动比较每条指令的运行结果,可以发现深层次的设计错误并快速定位.在实际验证中的应用结果显示,Bug Finder平台可以快速定位到大量RTL设计和验证环境中的错误,有效缩短了处理器的验证周期.

基于VP技术的星载智能计算机虚拟原型机的构建

作为新技术和新生产力水平基础上涌现出来的产物,以全新设计理念研制的现代小卫星相较于传统大卫星在功能密度上有了显著提升,得到了广泛的应用;针对目前现代小卫星技术面临的设计复杂度提高和研发周期缩短的双重压力,提出了一种基于虚拟原型(VP)技术来构建星载智能计算机的虚拟原型机的设计,利用SystemVerilog的直接编程接口(DPI)技术在仿真验证平台上对C语言的调用,实现不同硬件平台间的通信,模拟星载计算机在轨运行的数据流向;该设计能缩短卫星的研发周期,降低卫星研制的成本;通过工程实例中虚拟原型机中的构建流程展示,结果证明,基于VP技术构建的虚拟原型机能够模拟星载计算机的部分工作流程,实现星载计算机的功能仿真,满足了商业小卫星快速迭代的研发需求,为小卫星的研制提供新的思路。