TSV阵列在温度循环下的晶格变化对电学性能影响的研究

针对TSV(Through Silicon Via,硅通孔)热机械可靠性较差且其结构特性变化对电学性能影响情况不明的问题,基于一种TSV阵列叉指电极对样品开展了-55~125℃的温度循环试验,测试了温循后阵列电极的电学性能与边界绝缘性能变化,跟踪测试了TSV铜柱的几何尺寸变化,对比分析了试验前后TSV结构的形貌和晶格特性等衍化规律。结果表明,温度循环载荷导致了TSV-Cu晶粒向上生长、铜柱体积变大、微观结构缺陷产生以及电学性能退化;此外,还定量地构建了晶格特性变化对TSV阵列电极电学性能影响的关系架构,具有一定的工程意义。

一种基于分压电路的绑定后TSV测试方法

对硅通孔(Through Silicon Via,TSV)进行绑定后测试可以有效地提升三维集成电路的性能和良率。现有的测试方法虽然对于开路和桥接故障的测试能力较高,但是对于泄漏故障的测试效果较差,并且所需的总测试时间较长。对此,提出了一种基于分压电路的TSV绑定后测试方法。该方法设计了一种分压电路,进行泄漏故障测试时可以形成一条无分支的电流路径,有效提高了对泄漏故障的测试能力。此外,该方法测试开路故障和泄漏故障时的电流路径不会相互干扰,可以同时测试相邻TSV的开路故障和泄漏故障。实验结果表明,该方法可以测试10 kΩ以下的弱泄漏故障,并且在工艺偏差下依然能够保持较高的测试能力。相比同类测试方法,该方法所需面积开销更小,所需总测试时间更少。

基于两步刻蚀工艺的锥形TSV制备方法

以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。在相对易于实现的刻蚀条件下制备了锥形TSV,并通过增加第二步刻蚀来改善锥形TSV形貌。成功制备了直径为10~40μm、孔口为喇叭形的锥形TSV。通过溅射膜层和铜电镀填充,成功实现了直径为15μm、深度为60μm的锥形TSV的连续膜层沉积和完全填充,验证了两步刻蚀工艺的可行性和锥形TSV在提高膜层质量和填充效果方面的优势。为未来高密度封装领域提供了一种新的TSV制备工艺,在降低成本的同时提高了2.5D/3D封装技术的性能。

基于红外图像分析的TSV内部缺陷识别方法研究

TSV三维封装内部缺陷难以用传统方法检测。然而其内部缺陷的存在会导致热阻发生变化,对系统温度分布产生影响,因此可以通过对红外图像的分析达到对缺陷进行识别及定位的目的。文中研究了缺陷对温度场的影响,分别通过理论分析、有限元仿真及实验方法对TSV三维封装系统进行了热-电耦合分析,得到了缺陷铜柱类型及位置不同时的温度分布数据集,搭建了卷积神经网络(CNN)模型对2组数据集单独进行分类预测。实验结果表明:利用仿真数据集与试验数据集分别对CNN模型进行特征训练,得到的缺陷识别与定位准确率为98.65%,98.36%。由上可知,缺陷类型及位置的不同会对温度场产生不同影响,利用CNN模型对TSV红外热图像进行特征训练可以有效识别与定位内部缺陷。

基于层级多尺度方法的TSV晶圆翘曲预测模型研究

随着电子封装技术的发展,以晶圆级封装为代表的先进封装技术对集成密度、封装尺寸,及其制造和服役可靠性提出了更高的要求.TSV晶圆封装结构具有典型的结构多尺度特征,这对有限元模型的建立带来很大挑战.为此,本文提出了一种层级多尺度方法,并验证了所提方法的有效性.围绕上述研究内容,首先,阐明了层级多尺度方法的原理和计算流程;其次采用层级多尺度方法建立了不同TSV晶圆封装工艺下的有限元模型,模拟研究了TSV转接板工艺制程中晶圆的翘曲演化,并与实验结果相对比;最后,研究了分区数量对层级多尺度方法精度的影响.研究结果表明,计算规模相当情况下,随着分区数量的增加,计算误差明显降低.与实验结果的对比表明,该方法有相对较高的晶圆翘曲预测精度.此外,本文发展的层级多尺度方法具有一定的可移植性,可以应用到其它同类具有多尺度特征的封装结构可靠性分析中,为解决大规模晶圆级封装翘曲预测问题提供了一种新的解决思略.

用于高密度三维集成的TSV设计

三维集成技术的发展需要高密度和高深宽比的硅通孔(TSV)阵列。由于TSV填充材料与TSV衬底材料之间的热膨胀系数不匹配,TSV在使用或加工过程中会出现严重的热应力问题,造成器件失效甚至是晶圆损坏。设计了一种具有低热应力和高深宽比的中空TSV。单个TSV呈现橄榄球形状,TSV中部直径最大,其次是顶部的直径,最小的是底部直径。采用金属钨进行空心填充,因为钨的热膨胀系数与硅衬底的更匹配。当出现热失配时,空心填充使得空心结构为填充金属与硅的热膨胀提供了缓冲空间,能够大幅度减小TSV衬底所受到的热应力。仿真结果表明沿着TSV轴向方向和径向方向,热应力分别减小了62.4%和60.5%。基于设计的TSV结构,开发了一套基于8英寸(1英寸=2.54 cm)硅晶圆的工艺流程,成功实现了1600/mm^(2)超高密度阵列的加工制作,能够应用于高密度三维集成。

TSV关键工艺设备特点及国产化展望

TSV是目前半导体制造业中最为先进的技术之一,已经应用于很多产品生产。实现其制程的关键设备选择与工艺选择息息相关,在某种程度上直接决定了TSV的性能优劣。本文笔者在综述TSV的工艺流程和关键技术基础上,对其中深孔刻蚀、气相沉积、通孔填充、化学机械抛光(CMP)等几种关键工艺设备进行了详细介绍,对在确保满足生产工艺要求的前提下不同设备的选型应用及对设备安装的厂务需求提出了相关建议,同时对TSV设备做出国产化展望。

三维集成TSV垂直开关研究

针对三维集成中的TSV垂直开关,提出了其阈值电压和漏极电流的解析模型。采用基于有限元法(FEM)的Sentaurus软件进行解析模型验证。分析了三维集成TSV垂直开关的优点以及不同尺寸的TSV高度、半径及氧化层厚度对TSV垂直开关的阈值电压及漏极电流的影响。结果表明:TSV高度对阈值电压无影响,漏极电流增大;TSV的直径的增大会导致阈值电压减小,漏极电流增大;TSV氧化层厚度的增大会导致阈值电压增大,漏极电流减小。并且有限元法仿真与解析模型计算的误差均小于10%,验证了该模型的准确性,为TSV垂直开关的应用提供了重要的理论依据。

三维堆叠封装TSV互连结构热扭耦合应力分析与优化

建立了三维硅通孔(TSV)芯片垂直堆叠封装结构有限元分析模型,对模型在热扭耦合加载下进行了仿真分析;分析了TSV材料参数与结构参数对TSV互连结构热扭耦合应力的影响;采用了响应面与模拟退火算法对在热扭耦合加载下TSV互连结构参数进行优化设计。结果表明:TSV互连结构最大热扭耦合应力应变位于铜柱与微凸点接触面外侧;微凸点材料为SAC387时,TSV互连结构热扭耦合应力最大,该应力随SiO_(2)层厚度的增大而增大,随铜柱直径的增大而先增大后减小,随铜柱高度的增大而减小;最优参数水平组合为铜柱直径50μm、铜柱高度85μm、SiO_(2)层厚度3μm,优化后的最大热扭耦合应力下降了5.3%。

3D-IC类同轴屏蔽型TSV的热力响应分析及结构优化

硅通孔(TSV)是解决三维集成电路(3D-IC)互连延迟问题的关键技术之一。TSV内部结构的变形失效,大多是由循环温度载荷产生的交变应力引起的。从信号完整性角度考虑,建立了接地TSV形状分别为圆柱形和椭圆柱形的类同轴屏蔽型TSV模型。基于最大Mises应力准则,对比分析了循环温度载荷对2种类同轴屏蔽型TSV热应力-应变的影响及最大应力点的主要失效形式。最后综合考虑TSV的几何参数对导体和凸块危险点Mises应力的影响,对椭圆柱形类同轴屏蔽型TSV结构进行多目标优化,将2种最优结构中2个危险点的Mises应力分别降低15.10%、17.18%和18.89%、6.74%。为提高TSV热可靠性的优化设计提供参考。

TSV铜抛光液的研究进展

对硅通孔技术(TSV)在3D堆叠封装领域的优势进行了简单阐述,同时指出化学机械抛光(CMP)技术作为具有高质量和高精度的全局平坦化工艺,是TSV制备过程中最重要的步骤之一。影响化学机械抛光质量以及效率的因素有很多,其中比较关键的是化学机械抛光液的组成成分及其性能。重点从抛光速率、抛光质量(抑制碟形坑、表面粗糙度等)和绿色环保几个方面对抛光液性能的影响进行了讨论,概述了近年来国内外铜抛光液的研究进展。最后,通过对比总结目前铜抛光液的研究成果,对TSV铜抛光液今后的研究重点和发展趋势进行了分析和预测,其应朝着抛光速率和抛光质量的优化、低成本及环境友好的方向发展。

ATMP对晶圆中TSV结构Ta基阻挡层的Ta和Cu去除速率选择比的影响

为了提高晶圆中硅通孔(TSV)阻挡层材料化学机械抛光(CMP)中Ta和Cu的去除速率选择比,在工作压力为3 psi(1 psi=6895 Pa)、抛光头转速为87 r/min、抛光盘转速为93 r/min、抛光液体积流量为300 m L/min的条件下,研究了氨基三甲叉膦酸(ATMP)作为络合剂对Ta和Cu的去除速率以及去除速率选择比的影响。通过电化学方法探究了ATMP对Ta和Cu的络合机制,利用原子力显微镜对比了抛光前后的表面质量。研究结果显示:在ATMP质量分数为1.5%时,Ta和Cu的去除速率分别为157.96和58.6 nm/min,验证了ATMP对提高Ta和Cu的去除速率选择比具有明显效果,Ta和Cu抛光前后的表面粗糙度分别由4.2 nm降低至0.284 nm以及由1.31 nm降低至0.51 nm,表面质量得到明显改善,证明了ATMP适合用于TSV晶圆阻挡层材料抛光。

TSV硅转接基板的可靠性评价方法

硅通孔(Through Si Vias,TSV)硅转接基板技术作为先进封装的一种工艺方式,是实现千级IO芯片高密度组装的有效途径,近年来在系统集成领域得到快速应用。TSV硅转接基板的细线条和与芯片相近的热导率可以解决陶瓷基板和芯片之间线宽和热导率不匹配的问题。随着硅基板技术的推广,其可靠性评价是应用前急需解决的问题。目前并没有关于TSV硅转接基板的可靠性评价要求的国内相关标准。从TSV硅转接基板的结构出发,借鉴国军标相关标准,形成了针对硅转接基板的可靠性评价方法,并进行了工程验证。验证结果表明通过有针对性的评价方法,可以反映出TSV硅转接基板的质量特性,实现可靠性评价。

应用于MEMS封装的TSV工艺研究

开展了应用于微机电系统(MEMS)封装的硅通孔(TSV)工艺研究,分析了典型TSV的工艺,使用Bosch工艺干法刻蚀形成通孔,气体SF6和气体C4F8的流量分别为450和190 cm3/min,一个刻蚀周期内的刻蚀和保护时长分别为8和3 s;热氧化形成绝缘层;溅射50 nm Ti黏附阻挡层和1μm Cu种子层;使用硫酸铜和甲基磺酸铜体系电镀液电镀填充通孔,比较了双面电镀和自下而上电镀工艺;最终获得了硅片厚度370μm、通孔直径60μm TSV加工工艺。测试结果证明:样品TSV无孔隙;其TSV电阻值小于0.01Ω;样品气密性良好。

TSV结构热机械可靠性研究综述

硅通孔(TSV)结构是三维电路集成和器件封装的关键结构单元。TSV结构是由电镀铜填充的Cu-Si复合结构,该结构具有Cu/Ta/SiO2/Si多层界面,而且界面具有一定工艺粗糙度。TSV结构中,由于Cu和Si的热膨胀系数相差6倍,致使TSV器件热应力水平较高,引发严重的热机械可靠性问题。这些可靠性问题严重影响TSV技术的发展和应用,也制约了基于TSV技术封装产品的市场化进程。针对TSV结构的热机械可靠性问题,综述了国内外研究进展,提出了亟需解决的若干问题:电镀填充及退火工艺过程残余应力测量、TSV界面完整性的量化评价方法、热载荷和电流作用下TSV-Cu的胀出变形计算模型问题等。

微模具重复利用的高深宽比铜微结构微电铸复制技术

针对紫外线光刻、电铸成型和注塑(UV-LIGA)工艺的去胶难题,提出了一种以脱模代替去胶的改良工艺,用于批量制造高深宽比铜微结构。该工艺以可重复利用的硅橡胶软模具代替传统的SU-8光刻微模具,采用硅通孔(TSV)镀铜技术进行微电铸填充,然后通过直接脱模实现金属微结构的完全释放,既解决了去胶难题,又能够解决高深宽比微模具电铸因侧壁金属化导致的空洞包夹问题,同时可以大幅降低成套工艺成本。仿真和实验结果显示,热处理可以改善脱模效果,显著降低脱模损伤,支持微模具重复利用。采用初步优化的改良工艺已成功实现深宽比约3∶1的铜微结构的高精度复制。

三维片上网络TSV复用容错策略

三维片上网络结合了垂直互连技术所带来的优势和片上网络所具有的可扩展性的优点,大大提高了系统的性能,降低了功耗。但目前的制造工艺使得用于垂直互连的硅通孔(TSV)的产品良率仍然较低,严重影响三维片上网络系统通信的可靠性。以往处理TSV硬故障一般是通过添加一定数目的冗余链路来达到容错的目的,但这种方法会带来较大的面积和功耗的开销,并且只能处理数量有限的TSV故障。不添加冗余链路,通过对故障链路中功能良好TSV的复用,将数据微片多次传输,达到容TSV硬故障的目的。通过添加ECC编码解码模块来达到容瞬时故障的目的。实验分析表明,该设计方案在保证系统可靠性的基础上还具有较高的吞吐量与较低的延时。

TSV三维集成的缺陷检测技术

硅通孔(TSV)三维集成以其集成密度大、互连延时短以及潜在经济效益高等优势迅速成为了研究热点,三维集成的缺陷检测技术对于优化制造工艺、降低生产成本以及提高器件可靠性等方面均具有十分重要的意义。总结了TSV三维集成缺陷检测面临的巨大挑战,详细介绍了四类缺陷检测方法,包括电学检测方法、光学检测方法、声学检测方法以及X射线检测方法,讨论了这些方法应用于三维集成缺陷检测的原理、特性、不足以及需要解决的关键问题。未来三维集成缺陷将愈加复杂,需要不断加强缺陷的生成和演变机理研究,丰富缺陷检测方法,并持续改善各类方法的检测精度、稳定性以及检测效率。

TSV Cu CMP碱性抛光液及工艺

穿透硅通孔(through silicon via,TSV)技术采用铜作为互连材料,晶圆表面沉积了一层厚厚的铜膜,对铜去除速率提出了新要求。从化学机械平坦化(CMP)过程的机理出发,对影响铜去除速率的因素,如磨料、活性剂、氧化剂、螯合剂以及抛光工艺中抛头转速、转盘转速、抛光液流量、工作压力进行了单因素实验和规律分析。通过单因素实验得出,在磨料、活性剂、氧化剂和螯合剂的体积分数分别为50%,1.5%,0.5%和5%,抛头转速和转盘转速分别为105和100 r/min、抛光液流量为225 mL/min和工作压力为4 psi(1 psi=6 895 Pa)时,铜去除速率高达1.5μm/min。

一种多链式结构的3D-SIC过硅通孔(TSV)容错方案

三维(3-Dimensional,3D)电路由于其更高的密度、更高的传输速率及低功耗的优点逐渐受到人们的重视和研究,而硅通孔(Through Silicon Via,TSV)技术是三维电路中互联上下层不同模块的主要方法之一。然而由于制造工艺水平的限制,在芯片制作完成后会出现一些失效TSV,这些失效TSV会导致由其互联的模块失效甚至整个芯片的失效。提出了一种多链式的硅通孔容错方案,通过将多个TSV划分为一个TSV链,多个TSV链复用冗余TSV的方法修复失效TSV。通过相关实验显示,该方案在整体修复率达到90%以上的情况下可以较大地减少冗余TSV增加的个数和面积开销。