可切换式TAM结构的快速SoC测试方法

由于现有TAM(Test Access Mechanism)结构中,被测IP(Intellectual Property)核都是固定地连接在某些TAM总线上,经常会导致测试资源浪费,故提出了可切换式TAM结构.某些IP核通过切换电路挂接在多组TAM上,可以使用多组TAM来完成对一个IP核的测试,减少了空闲时间,缩短了测试用时.按特定的排序规则,采用0-1规划先给每个IP核分配一组TAM,再采用一种启发性搜索算法,挑选合适的IP核使用多组TAM测试.对ITC2002基准电路的实验结果表明,该方法的测试用时较小.

3D SoC并行测试中TAM调度优化设计

提出了一种在功耗及测试并行性约束下三维片上系统(System on Chip,SoC)绑定中测试阶段并行测试的优化策略,通过最大限度地利用测试访问机制(Test Access Mechanism,TAM)资源,大大减少了测试时间,降低了测试成本。在3D SoC的测试过程中系统TAM资源十分有限,通过设计相应的测试外壳结构,对系统当前状态下空闲的TAM资源与待测芯核内部扫描链进行重新分配,使待调度的芯核提前进入测试阶段,减少了并行测试过程中的空闲时间块。在该结构基础上调整各芯核调度顺序,使测试过程满足各项约束条件。在ITC’02电路上的实验结果表明,在同样的功耗约束及测试并行性约束条件下,所提方法与现有方法相比更有效地降低了测试时间。

一种3D堆叠集成电路中间绑定测试时间优化方案

中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考虑中间绑定测试时,菱形结构和倒金字塔结构比金字塔结构测试时间分别减少4.39%和40.72%,测试TSV增加11.84%和52.24%,测试管脚减少10.87%和7.25%.在测试功耗约束下,金字塔结构的测试时间增加10.07%,而菱形结构和倒金字塔结构测试时间只增加4.34%和2.65%.实验结果表明,菱形结构和倒金字塔结构比金字塔结构更具优势.

基于带宽匹配思想的SoC测试结构设计

IP(intellectual property)核复用的设计思想使得SoC(system-on-a-chip)成为当今集成电路设计的主流,但对其进行测试变得异常困难,这就是需要为SoC设计测试结构的主要原因。传统的测试结构功能是:根据自动测试设备(automatic test equip-ment,ATE)提供的某一频率,将测试数据通过测试结构依次施加到SoC内部的IP核,并获取测试响应传输到ATE中,以分析其功能正常与否。但是这种测试结构存在很多缺点,其中最主要的是未考虑测试设备提供的测试访问机制(test access mecha-nism,TAM)的宽度与SoC内各IP核的最佳测试带宽是否一致。对这一系列问题进行研究,提出一种基于带宽匹配思想的SoC测试结构设计方法,该方法主要通过一个带宽匹配转换模块,实现测试数据的宽度调整和施加频率的调整,在牺牲了芯片部分额外面积的前提下,很好地实现了测试带宽和测试频率的匹配,缩短了SoC的测试时间。最后将这种方法应用在ITC’02标准测试集上,实验结果验证了该方法的有效性。

功耗限制下的NoC测试端口的优化选择方法

提出了一种NoC测试端口位置和数量的优化选取的方法,它在系统功耗限制的条件下,确定input/output端口的对数,以所有核测试路径总和最短为目标,优化选取NoC测试端口的最佳位置。本方案在测试功耗不超过系统允许的最大功耗条件下,最大限度地选取测试端口的对数来进行并行测试,从而能高效地完成对核的测试,同时又能有效地避免因测试带来的器件损坏。实验结果表明这种方法提高了测试效率,降低了NoC的总体测试代价。

一种含回火马氏体组织TRIP钢的研究

制备了一种含回火马氏体组织的TRIP钢(TAM钢),利用拉伸试验机、金相显微镜以及XRD对其力学性能、微观组织特别是残留奥氏体进行了研究,并与传统的TRIP钢进行对比。结果表明:TAM钢的抗拉强度略低于传统的TRIP钢(TPF钢),但是其伸长率远远高于TPF钢,高达32%以上,且拥有良好的加工硬化;TAM钢的微观组织由多边形铁素体、贝氏体、残留奥氏体以及回火马氏体构成;TAM钢的残留奥氏体量和碳含量与TPF钢没有明显差异,但是其残奥分布位置却不同,TAM钢中有部分残奥分布在回火马氏体组织内。在此基础上通过SEM原位拉伸试验对TAM钢在变形过程中的裂纹扩展进行了观察,发现裂纹前端在扩展过程受阻于到回火马氏体。

基于外壳架构与测试访问机制的数字芯核可测试性设计

深亚徽米技术的应用以及芯核的嵌入性特点.使传统的测试方法不再能满足芯核测试的需要.IEEEStdl 500针对此问题提出了芯核的可测试性设计方案——外壳架构和测试访问机制.基于IEEE Stdl 500.以74373与741 38软梭为例,提出数字芯梭可测试性设计的方法,并通过多种指令仿真验证了设计的合理性;设计的TAM控制器复用JTAC-端口,节约了测试端口资源.提供了测试效率.

SoC测试中IP核透明路径的构建

大量IP核复用于SoC中,给IP核的测试复用带来困难。该文给出一种基于透明路径的测试访问机制构建方法,对PARWAN处理器构建透明路径。实验结果表明,增加透明路径后的PARWAN处理器只增加少量占用的资源。将构建了透明路径的PARWAN处理器作为测试访问机制应用于SoC中,对其他IP核进行测试,能减少测试向量施加时间。

SoC测试访问机制和测试壳的蚁群联合优化

针对系统级芯片(SoC)测试壳优化和测试访问机制的测试总线划分问题,提出了基于蚁群算法的SoCWrapper/TAM联合优化方法.构造蚁群算法时首先进行IP核的测试壳优化,用于缩短最长扫描链长度,减少单个IP核的测试时间;在此基础上进行TAM结构的蚁群优化,通过算法迭代逼近测试总线的最优划分,从而缩短SoC测试时间.对ITC2002基准SoC电路进行实验的结果表明,该方法能有效地解决SoC测试优化问题.

以需求促共享,建设实验室智能联动准入体系

该文基于促进公用仪器开放共享之目的,建设了高校实验室准入系统。学生以网络远程培训和自我学习的方式实时认知和掌握实验室、仪器设备的安全规程与操作技能,通过在线考试后取得进入实验室操作的资格。配合智能门禁系统,构建常态化的"公开培训→在线自学→网络考试→准入授权"高校实验室管理运行机制。该运行机制行之有效,同时满足了实验室安全管理、实验技术人员业务能力提升和公用资源高效利用的多种任务需求,经四川大学化学工程学院试用,取得了良好的业绩。

序列对递增生成的SOC测试调度算法

提出了一种确定性的片上系统(SOC)测试调度算法.在对测试环采取最优分配和平衡优化的基础上,构造了包含4种序列对递增生成方法的循环迭代过程.该过程同时考虑测试访问机制的宽度、空隙面积、IP核测试面积等因素,可在较短的迭代步数得到有效的测试调度方案.对ITC’02基准电路进行了实验.结果表明,在得到近似解的前提下,该算法较传统的禁忌搜索和蚁群算法具有更快的运行速度.

SOC测试访问机制

以复用为基础,通过测试访问机制(TAM,TestAccessMechanism)实现对深嵌在SOC(SystemOnChip)内部的IP核(In鄄tellectualProperty,知识产权模块)的测试,是解决SOC测试的根本方法。本文将介绍现有的几类典型的测试访问机制:(1)直接测试访问,(2)基于总线的测试访问机制,(3)基于透明模型的访问机制等。分析它们的特点,探讨面临的主要问题。

静态随机存储器抗总剂量辐射性能筛选在线测试系统

研制了一套SRAM总剂量辐射效应在线测试系统,该系统可同时对多个SRAM器件进行总剂量辐照效应在线测试,获得在γ辐照环境中静态功耗电流和出错数随总剂量的变化关系。进行了实际的SRAM器件辐照试验,测量得到了不同批次参数辐射响应的差异,并分析SRAM静态功耗电流和出错数受γ辐照的损伤机理。

云计算在化工实验室安全领域中的探索与实践

根据当前实验室运行中的难点,结合化工实验的特点和培养目标,着力进行了实验室云服务平台的建设与完善。通过导入实验室安全教育网络公开课,开展网上安全考试并将其纳入实验室准入机制,制定公用仪器开放平台仪器操作考试,解决了实验室安全教育中学生人数多、内容信息量大,但教育质量又要求高的矛盾。构建了高效的、适应化工实验特点的实验室安全云计算教育系统。经过近两年的运行和完善,其显著增强了师生的安全责任意识,全面提升了学生的安全技能,有效地防止了实验室安全事故的发生。

高校阿拉伯语专业四级统测历史回顾与前景展望

高校阿拉伯语专业四级统测(后称阿语专业四级统测或四级统测)是目前专业内部检测教学质量最有效的途径,具有不可替代性,在促进各校狠抓基本功、规范教学等方面起到了积极作用。本文简要介绍了四级统测的形式、规模和运行机制,讨论了测试的重要性和社会影响。同时,对如何加强测试与《国标》规定的能力要求的契合度,提高测试的正面反拨效应,推动阿语教学不断发展提出了建议。

一种基于微处理器的SOC自测试方案

提出了一种基于片上微处理器和透明路径测试访问的SOC自测试方案。以片上微处理器为测试加载和响应收集比较的主体,构造透明路径并行传输测试数据,以嵌入程序控制测试过程。可以在提高测试速度的同时,降低对测试设备性能的依赖,并可以进行全速测试,所需额外面积开销较小。实验表明,该测试方案是有效的。

SOC测试时间与测试功耗协同优化

本文针对具有柔性结构的SoC总线测试系统,将面向TAM总线的测试时间与测试功耗优化问题转化为SoC测试矩形排样问题,并针对SoC测试的具体情况,提出了"时间区间-空闲带宽"排样算法和双矩形排样算法。同时,利用单亲遗传算法将SoC测试矩形排样问题转化为排列问题,并用"时间区间-空闲带宽"排样算法和双矩形排样算法将排列转化为相应的排样图,之后将单亲遗传算法应用到SoC测试矩形排样问题中,解决了测试时间与测试功耗协同优化问题。

飞行试验实时监控信息协同系统

为提高飞行试验实时监控准备效率和管理质量,本文设计并实现了飞行试验实时监控信息协同系统,该系统将非结构化的文档以及格栅带头文件等转化为结构化的数据信息按照飞机分类进行存储,采用资源分类管理方法将实时监控准备过程涉及到的所有软件资源统一管理,采用协同机制提供信息协同工作模式,利用权限控制保障用户信息安全性。在实际飞行试验应用中进行了验证,结果表明该协同系统大大减少了人工重复工作,同时允许数据处理工师以团队形式进行实时监控准备工作,资源能够统一有序地进行管理,有效提高飞行试验实时监控准备效率和管理质量,高质量高效率地保障了飞行任务。

系统芯片IP核透明路径构建中的可测性分析

系统芯片的设计方法为测试技术带来新挑战。知识产权模块(IP核)测试访问机制成为测试复用的关键。构建IP核透明路径会对电路的故障覆盖率产生影响。基于门级透明路径的构建方法,通过分析插入电路的控制门和多路器的激活和传播条件,对路径构建对于IP核单固定型故障覆盖率的影响进行分析,给出可测性条件和故障覆盖率的计算公式,无需故障仿真即可估计构造透明路径后电路的故障覆盖率。通过故障仿真实验,证明该故障覆盖率的分析和计算方法是有效的。

复用存储控制接口的高性能SoC测试结构

为缩短SoC的测试时间并减少测试硬件开销,提出一种高性能SoC测试结构.通过重用存储控制逻辑作为测试接口,可以消除传统双向测试总线寄生的时间间隙,同时建立的流水化测试时序,避免了测试通道中引入的关键路径;针对功能和结构双重测试需求,复用片上总线系统作为测试访问机制结构并对其进行无损式改造,减少了测试访问的等待时长;同时构建的一种不依赖于目标核的测试环,维持了测试通道与扫描链之间的带宽平衡.实验结果表明,引入的测试结构使得测试时间缩短68%,面积开销下降36.1%,同时有效降低了对原始芯片性能的影响.