AFDX-TAP设备研究与实现

提出了一种串联植入式的AFDX网络TAP设备实现方法,从AFDX组网方式分析验证该TAP设备可以实现对AFDX网络的透明监测,并针对这种实现方式,提出软硬件解决方案,验证了该串联植入方式的TAP设备,可以有效地监测AFDX网络的工作状态和测试航空交换式以太网的可靠性与稳定性。

TAP及其应用

TAP(Test Access Port/Traffic Access Port)是一种新兴的用于网络监测的硬件设备,它提供了一种在不中断网络正常流量的情况下,获得网络流量的方法。因此,TAP可以用来实现监测网络性能、解决网络故障、分析网络流量和阻止恶意攻击等一系列功能。文章阐述了TAP的产生背景、主要特点、工作原理及其应用。

基于JTAG的ARM7TDMI调试系统

在研究JTAG标准和ARM7TDMI处理器调试模块的基础上,提出调试ARM7TDMI处理器的软硬件实现方案。采用简易JTAG接口,通过计算机并口控制测试访问端口。该软件采用3层结构,共有7个模块。该文分析层次、模块的划分及接口的定义和实现过程。实验测试结果表明,该软件具有良好的实用性、可调试性。

基于单片机的边界扫描实验系统的设计与实现

为了将边界扫描技术构架更好地应用于电路可测性设计中,在介绍边界扫描结构、测试基本原理的基础上,提出了运用单片机模拟边界扫描时序,控制被测电路进入相应边界扫描状态的方法;利用模拟开关控制整体扫描链路的转换,同时结合现有CPLD下载电路,完成了被测电路核心逻辑、外围管脚的设置,最后实现了基于IEEE1149.1测试访问门和边界扫描结构标准的边界扫描实验系统;实验系统可以完成IEEE1149.1的所有边界扫描测试,并具有实现简单、操作灵活等特点。

嵌入式模拟器中的JTAG应用

为了减少扫描链中扫描时间和关键路径时延,提出了一种嵌入式模拟器.在JTAG接口协议的基础上,增加指令和扫描链,同时通过测试访问端(TAP)控制把串行输入转换成并行输出,并行访问数字信号处理器的寄存器文件和片上存储器单元,实现嵌入式模拟器.实验结果表明,该模拟器可以实时仿真和调试16位数字信号处理器,并实现单步、断点和跟踪等调试功能.该模拟器减少了扫描时间和扫描链对关键路径的影响,加快了芯片的测试速度和开发进程.

基于IEEE 1149.4标准的模拟电路功能性测试模型研究

IEEE 1149.4混合信号电路边界扫描测试总线标准为模拟电路的可测性设计提供了一个基本的框架,但具体的实现方法需要研究人员进行设计。用开关矩阵、单片机、dds芯片构成了基于IEEE 1149.4标准的模拟电路功能性测试模式。经可控性、可观性试验,能够反映IEEE 1149.4标准中针对模拟电路的边界扫描构架与思想,为更多将边界扫描应用于模拟电路的可测性设计中去,打下了良好的基础。

边界扫描电路故障类型分析

边界扫描电路是在ASIC和FPGA中广泛应用的一种可测性设计。介绍了边界扫描电路的发展及应用,阐述了边界扫描电路的电路结构,并着重研究了边界扫描电路的故障类型及测试方法。

VAP血管通路在小型猪静脉糖耐量试验中的应用

目的通过VAP（vascular—access．port）血管通路来改善小型猪静脉糖耐量试验（IVGTT）结果的可靠性，减少试验过程中的应激反应，并且为小型猪IVGTT试验提供一种便捷快速且稳定的新方法。方法将12只巴马小型猪随机分为VAP血管通路植入组与正常对照组，比较两组动物在IVGTT中的差异，并评价应激指标。结果VAP组与对照组小型猪在IVGTT试验中均能出现糖耐量反应，其血清胰岛素含量变化以及趋势无统计学差异，但VAP组血糖水平在0min，60min、90min以及120min显著低于对照组（P〈0．05，P〈0．01），且在5min血糖水平显著高于正常对照组（P〈0．01）；对照组肌酶激酶（CK）水平在各时间点均显著高于VAP组（P〈0．01）；对照组促肾上腺皮质激素（ACTH）、皮质醇（CORT）在0min、15—120min时都高于vAP组，且在60～120min时差异有统计学意义（P〈0．05，P〈0．01）。结论与常规方法比较，VAP血管通路植入后小型猪在IVGTT中所受应激更小，更符合动物福利，且试验结果更加可靠稳定。

基于JTAG的在线编程实现

在分析了 JTAG 接口的结构以及 JTAG 状态机的工作原理的基础上,针对目前 JTAG 接口实现在线编程的一些问题,给出了一种简单可行的方法,实现对 ATMEL 公司 Atmega128内部 FLASH 的在线编程。该方法用软件代替了编程器硬件电路,其可靠性和稳定性在实际系统中得到了充分的验证。

一种基于语音识别SoC调试的JTAG接口设计

在JTAG(jointtestactiongroup)工业标准的基础上,采用了一种基于语音识别SoC(SystemonChip)调试的JTAG接口设计.该设计以求用最少的硬件开销,最简单灵活的方式,支持寄存器查看和设置、IP核程序流跟踪、代码覆盖率检查、代码分析、IP核扫描测试等功能.该设计已经应用于以OpenRISC为核心的语音识别SoC设计平台上.

数字系统设计中边界扫描测试诊断策略

本文介绍了边界扫描技术及其IEEE 1149.1标准。包括它的基本原理、硬件和测试策略,以期引起同行对BST这一在国内尚属发展阶段的技术的广泛关注。

基于VXI总线的多功能边界扫描控制器的研制

根据系统级边界扫描测试技术的需求,研制了基于VXI总线的多功能边界扫描测试控制器,具备三种操作模式:IEEE1149.1 TAP模式、IEEE1149.5主控制器模式和从控制器模式;由上位机控制模件组态到期望的模式,模件上的TAP口控制器产生1149.1测试信号,提供给JTAG口用于通过TDO/TDI扫描链对被测目标板进行边界扫描测试;IEEE1149.5主控制器可完成和从控制器间的通讯以便对机箱或子系统级中可测试性模件进行边界扫描测试,兼容于BSDL和EDIF文件格式的自动测试向量生成软件可实现多种扫描测试功能。

VB与PLC自由口通信模式在断路器测试系统的应用

根据断路器过载测试的相关要求,以三相塑壳式断路器250H-250A的A相为例,设计了一种可实现在线调整双金属片螺钉长度的断路器测试系统,柔性调整机构有效解决了手工调节产生的误差。重点介绍基于VB与S7-200 PLC自由口通信的设计方案,实现了数据的远程传输,提高了系统的通信速度同时降低了硬件开发成本;VB与Access2000数据库的动态链接实现了测试数据的存储、查询及归档等功能,为进行测试结果的分析了提供数据支持。

标准测试存取口与边界扫描结构在印制板级与系统级实现的探讨

本文探讨中国电子行业标准“标准可测性总经”第一部分“标准调试存取口与边界扫描结构”在印制板级与系统级的实现问题。简述了不要针床夹具借助边界扫描测试印制板上器件间互连的方法。综述了美国相应标准IEEEStd1149．1公布前后提出和试行在印制板级和系统级实现的若干方法和方案，包括采用符合与不符合该标准的两种器件的混合型板和系统。初步探讨了实现中国电子行业标准“标准测试存取口与边界扫描结构”和开发混合型印制板与系统的测试方法与方案问题。

基于边界扫描的测试技术

鉴于工程实践中对边界扫描技术的忽视，分析了它在实际使用中存在的误区，介绍了边界扫描接口的定义及其具体硬件结构，阐述了边界扫描的工作原理。并分析总结了其用于实际测试中的作用与优点，提出了对边界扫描测试进行优化时需要注意的方面．以利于更好地普及应用。

数字电路设计中边界扫描测试策略

可测试性设计(Design-For-Testability,DFT)已经成为芯片或系统设计中不可或缺的重要组成部分.它通过在芯片的逻辑设计中加入测试逻辑单元提高芯片的可测试性.本文介绍了边界扫描技术及其IEEE1149.1标准.包括其基本原理、硬件和测试策略,以期引起同行对BST这一在国内尚属发展阶段的技术的广泛关注.

无针输液接口微生物侵入试验方案设计要点

从消毒操作程序、技术路线、菌株、接种量和重复试验等设计要点入手,对无针连接件输液接口微生物侵入试验方案的设计进行了解析。