嵌入式实时操作系统μC/OS-Ⅱ在TigerSHARC101上的移植

本文简单介绍了嵌入式实时操作系统μC/OS-II和ADI公司的DSP芯片TigerSHARC101,并详细介绍了μC/OS-II在TigerSHARC101上的移植过程,并给出了相应的性能评价。

采用DSP+FPGA为核心实现DSP的高速并行处理系统

采用以DSP+FPGA的形式,提出了一种多DSP高速并行处理来提高运算速度的方案,并实现了软硬件通用处理平台。多信号并行处理技术,目前,该系统能够实现对类似干涉型超光谱图像的大量数据进行多通道实时复原,并满足70Hz帧频的实时性要求,通过PCI接口在上位机实时显示,为超光谱地面实时复原提供了理论基础和实践经验。

大规模阵列信号处理机的FPGA设计

在雷达和声纳系统中,需要进行非常复杂的数据处理。目前解决这些问题的有效办法是将多个DSP组成阵列处理系统,以增加整体数据处理能力。针对系统的要求,采用基于CPCI的高速阵列信号处理板卡。该板选用AD公司的高性能浮点DSP处理器TigerSharc101,使整板具有14.4GFLOPS的峰值浮点运算能力,它提供Link Port来实现片间和板间通信。该文介绍了该板的原理框图,FPGA的实现结构,着重于Host接口逻辑设计。实践证明,该板具有了超强的运算能力,良好的扩展性。

TS101 DSP Flash引导程序的设计和实现

在TigerSHARC系统上运行的DSP程序,系统上电复位后需要加载到DSP的存储空间上,这是从事DSP系统开发不可缺少的环节。该文描述了TS101的Flash引导程序,并针对具体的Flash芯片给出了引导程序的设计思想和实现过程。

多DSP处理器HOST接口的硬件设计

在现代通信、雷达和声纳系统中,需要进行非常复杂的数据处理。目前解决这些问题的有效办法是将多个DSP组成阵列处理系统,以增加整体数据处理能力。针对系统的要求,采用基于CPCI的高速阵列信号处理板卡。该板选用AD公司的高性能浮点DSP处理器TigerSharc101,使整板具有14.4GFLOPS的峰值浮点运算能力,它提供LinkPort来实现片间和板间通信。本文介绍了该板的原理框图,FPGA的实现结构,着重于Host接口逻辑设计。实践证明,该板具有超强的运算能力和良好的扩展性。

基于多DSP的干涉超光谱复原系统设计

为了满足干涉超光谱复原处理系统对数据及实时性要求,本文提出了一种基于多ADSP-TS101的FPGA+DSP[1]的并行图像处理系统的解决方案,并给出了具体硬件实现。目前,该系统能够满足超光谱仪70Hz帧频的实时性要求,并且能够实现对干涉型超光谱图象进行多通道复原,为超光谱地面实时复原提供了理论基础和实践经验。

基于多片TS101并行信号处理系统的实现

针对ADI公司虎鲨处理器的性能和特点,提出由4片TigerSHARCDSP101芯片构成的基于标准cPCI总线的紧耦合信号处理系统;对各DSP间的连接方式、数据传输和软件控制进行了分析。该系统成功应用于某雷达的信号处理机,并行实现自适应滤波处理、相关积累和横虚警检测等处理,对其雷达的主要信号处理模块在系统中的实现算法进行分析,估计其运算量。运行结果表明,其多DSP构成的系统不仅可行,而且结构简单?易于实现且处理能强。

基于线性约束LSCMA在TS101上的实现

本文探讨了ADSPTigerSHARC101S的在基于线性约束最小二乘恒模算法(LSCMA)中的应用。首先介绍了最小二乘恒模算法基本原理和权值迭代公式,并对其进行线性约束然后介绍了ADSPTigerSHARC101S芯片的基本结构特征和它强大的功能并简单描述了其相应开发软件VisualDSP++3.0的功能及使用方法。给出了最小二乘恒模算法实现波束合成的具体流程图,在经过Matlab软件成功进行仿真模拟之后用VisualDSP++3.0设计了DSP程序,用C语言嵌套部分汇编语言的形式实现了用ADSPTigerSHARC101S进行迭代求权向量的过程。