基于FPGA的IRIG-B标准DC code编码器VHDL设计

为了实现靶场时统终端输出IRIG B标准DC code信号,采用VHDL语言在FPGA逻辑电路中设计了DC code编码器硬件电路,通过QuartusⅡ软件建立工程文件对VHDL语言DC code编码器电路进行编译和仿真,获得了符合IRIG B标准的DC code信号。经过实践验证,该电路具有实现方法简单、电路稳定性好、精度高的特点,实测同步精度小于1μs。

基于VHDL的有限状态机设计

通过2种状态机的设计方法比较,说明使用VHDL语言设计出稳定、可靠的有限状态机的方法是有效 的和实用的.由于两者对状态寄存器值的不同处理方法,使得状态机在采用不同编码方法时可靠性出现差异. 针对此问题提出的状态机设计方法很好的解决了这个问题,保证采用常用编码方法进行状态机编码时,不管采 用何种状态机的设计方法,状态机都会处于稳定、可靠状态.

多功能电子密码锁的VHDL设计

利用EDA技术,在可编程逻辑器件CPLD上实现了一种多功能电子密码锁。为弥补传统密码锁的不足,进一步提高可靠性,该系统中所有数据的存储、运算都完全由硬件实现。利用VHDL语言对电路进行行为描述,QuartusⅡ软件中的EDA工具进行仿真及下载。整个设计过程采用自顶向下方案,设计效率高,开发成本低。采用了MAXⅡ系列的CPLD作为硬件核心,其功耗低,逻辑执行速度远高于单片机,在安防行业中有较强的市场竞争力。

基于VHDL语言的循环码编译码系统的设计

介绍了循环码编译码系统的特点。以一个(15,6)循环码为例,使用硬件描述语言VHDL对该系统进行了设计,并使用FPGA对描述电路进行了综合,得到了该系统的顶层电路,最后下载到PLD芯片上。

EHW实现过程中VHDL程序自动生成研究

论述了在基于FPGA的EHW内进化实验中特定格式的染色体编码表示和相应的VHDL程序自动生成的基本概念，制定了具体规则和方法，奠定了硬件进化及评估过程实现全自动运行的基础，并对自动生成的结果予以实际验证。该方法能在使用不同的FPGA芯片作为演化载体时，避免对不同的数据流进行格式分析，以便在通用的EDA环境中，直接实现以二进制数串表示的染色体自动处理和相关配置文件的形成。按此方式可在很大程度上摆脱对某些固定类型FPGA芯片的依赖，有助于建立方便、实用的EHW环境。

基于VHDL语言的卷积码和Viterbi译码的实现

介绍并用VHDL语言实现了卷积编码和维特比译码。根据编码器特征设计了一种具有针对性的简洁的维特比译码器结构,并通过ModelSim平台验证了该设计的正确性。

基于有限状态机的Morse码识别算法的VHDL实现

基于Morse码的基本原理,提出了一种基于有限状态机的Morse码自动识别算法.将电键拍发过程划分为6种状态,利用VHDL硬件描述语言的强大逻辑描述能力,给出了在MAX PlusⅡ开发软件环境下,设计识别Morse码的具体方法和仿真分析结果.算法能根据报务员发报时的码速确定Morse码的判别门限,大大提高了码字识别的准确率.

循环纠错码的VHDL语言实现

探讨了循环纠错码编译码器的VHDL语言的FPGA实现.用语言描述实现的循环纠错编和译码器比用硬件电路实现后再下载到可编程电路的方法有更强的适应性.对于(n,k)循环纠错码,只要确定了n和k的值就可以按此方法实现设计.

AC-Link数字音频VHDL编/解码的FPGA设计

提出一种利用FPGA实现AC-Link数字音频处理的设计方案.AC-L ink音频编解码系统以VHDL模块进行设计,经过波形仿真和结果验证后,将程序下载到FPGA中实现.这种设计方法可以缩短设计周期,提高设计的可靠性和效率.

基于VHDL动态显示乐曲播放器的设计与实现

在EDA开发工具QuartusⅡ平台上,采用VHDL语言层次化和模块化的设计方法,通过音符编码的设计思想,实现了动态显示乐曲播放器的设计,使基于CPLD/FPGA芯片的乐曲播放数字电路得到了更好的优化,提高了设计的灵活性和可扩展性．

基于VHDL的混合差错控制方案

混合纠错是数字通信中用于差错控制的主要方式之一。本文分析了汉明码(H amm ing code)与循环冗余校验(CRC)的特点,提出了将CRC码和汉明码结合在一起实现混合纠错的方案,并根据CRC及汉明码的编译码特点及纠错原理,用硬件描述语言VHDL对其功能进行了描述,给出了程序的主要源代码及仿真结果。结果显示,这种混合纠错方式不仅可以纠正1位错码,还能检测出多位错码。

基于VHDL语言的GF（2^8）上快速乘法器设计

基于有限域上多项式乘法理论,采用高层次设计方法,采用CPLD实现了GF(28)上8位快速乘法器,利用XILINX公司的FoundationSeries3.1i集成设计环境完成了快速乘法器的VHDL源代码输入、功能仿真、布局与布线、时序仿真,并用XC9572PC84可编程逻辑芯片验证了该电路设计。该乘法器可以应用于RS(255,223)码编/译码器。

基于VHDL的数码显示驱动器的设计

介绍了用VHDL语言设计七段显示译码器的原理和方法,给出了VHDL原码驱动程序和正确仿真结果的时序图.这种设计方法的优点就是使用综合工具对电路整体结构先进行组合优化、编译,删繁取真,再利用仿真工具对其进行波形仿真,检验电路的正确性和可靠性.通过这样的设计方式,设计人员无需多长时间,就能设计出性能稳定、运行可靠、满足实际需求的优质电路.

VHDL在CCD驱动电路中的应用

CCD技术被广泛用于非接触式测量,具有广阔的发展前景。介绍了CCD的结构和工作原理,对TCD 1206UD型号的CCD的工作时序做了分析。同时,介绍了CCD驱动时序的VHDL源代码。最后列出采用VHDL制作CCD工作时序的方法,基于这种方法把它用于光学三角法的激光测微头。

基于VHDL语言的多功能车辆总线编码器设计与分析

本文对现有高速铁路中的动车组多功能车辆总线进行分析,研究适合于此总线的编码方式,利用曼彻斯特编码对多功能总线进行编码分析。一方面建立了功能结构,另一方面用硬件描述语言对编码进行仿真,该编码方式有利于提高总线数据传输的纠错能力。

用VHDL自顶向下设计数字密码锁

VHDL非常适用于可编程逻辑器件的应用设计。尤其在大容量CPLD和FPGA的应用设计中 ,若采用以往的布尔方程或门级描述方式 ,很难快速有效地完成。VHDL能提供高级语言结构 ,方便地描述大型电路 ,快速地完成设计。它支持设计单元库的创建 ,以存储设计中重复使用的元件。它是一种标准语言 ,它的设计描述可被不同的工具所支持 ,可用不同器件来实现。文中以数字密码锁的设计为实例 ,从方案的确定 ,各阶层的划分 ,VHDL的应用 ,介绍了VHDL自顶向下的设计方法。

基于VHDL的汉明码编解码器实现

介绍了汉明码的原理,分析了汉明码编码、解码电路设计思路。利用VHDL语言设计(7,4)汉明码编解码器并通过Quartus II仿真平台进行仿真验证,最后下载到FPGA芯片EP1K30QC208-2实现了汉明码编解码电路。仿真及实验结果证明,该方法实现的汉明码编解码电路方案正确,并具有速度快、修改方便、可移植性好等优点。

基于VHDL高级综合的条码阅读预处理器的FPGA设计

文中定义了条码阅读预处理器的功能，给出其ＶＨＤＬ语言的行为源描述．讨论了在ＶＨＤＬ高级综合系统ＨＬＳ／ＢＩＴ的支持下面向ＦＰＧＡ，从算法级行为描述开始，自顶向下地进行条码阅读预处理器的设计过程．从中可见，ＶＨＤＬ高级综合和ＦＰＧＡ的结合，是一种简化设计复杂度、提高设计时效的设计ＡＳＩＣ的简便方法．

数字电压表的VHDL程序设计与硬件实现

将FPGA与模数转换器TLV571相结合设计了数字电压表.用VHDL语言编程实现了模拟电压的测量、模数转换、计算与读取,用状态机完成了FPGA对TLV571的控制.将数字电压、模拟电压的BCD码与ROM地址、数据一一对应,用查找表的方式从相应的ROM地址中取出高4位和低4位BCD码,对二者进行BCD码加法运算即可获得模拟电压值.通过实验平台测试验证了数字电压表设计的正确性.

基于VHDL语言的卷积码编解码器的设计

卷积码是一种性能优良的差错控制编码。本文在阐述卷积码编解码器基本工作原理的基础上 ,提出了在 MAX+Plus 开发平台上基于 VH DL 语言设计 (2 ,1,6)卷积码编解码器的方法。仿真实验结果表明了该编解码器的正确性和合理性。