Algorithm study for VLSI interconnections

A new finite element method for capacitance calculation of VLSI interconnections is investigated incorporating geometry independent measured equation of invariance. Further, a new approach that employs the wave front technique to expedite the solution of FE equations is proposed. Numerical results are in good agreement with those published data.

VLSI互联线的延时优化研究

首先对互连线模型进行了分析,介绍了插入缓冲器来减小长线延时的方法,然后通过具体计算分析了缓冲器插入的位置、数量,以及尺寸对连线延迟的影响,得出了理论上最理想的优化方案,并给出了结合实际物理设计的优化方案和算法.最后,对一条长互联线的延迟进行了仿真计算,结果证明所给出的算法可有效地减小延时.

用修正特征法模型求解高速VLSI中有耗互连线的瞬态响应

本文提出了用于高速集成电路系统中有耗互连线瞬态响应求解的一个计算模型及其相应的算法．传统的特征法在用于求解无耗传输线或满足ＬＧ＝ＲＣ的有耗传输线时具有简单的递归形式和较高的计算效率，但不能用于一般的有耗传输线．本文在特征法的基础上，通过适当的参数修正，建立了一般有耗传输线瞬态响应的近似特征模型，导出了其对时间变量递归形式的计算公式．该模型只需计算传输线两端的电流和电压，因而计算效率高且节省内存．数值实验结果表明，该算法可以达到相当高的精度．

ANSYS在VLSI互连模拟中的应用

介绍了ANSYS程序在VLSI互连几何最佳化设计中的初步应用。应用表明:ANSYS的模拟精度高,图形显示功能强。应用ANSYS自动寻优功能使RC延迟最佳化几何参数的寻找较为迅速和直观。

深亚微米VLSI电路中互连线的几何优化设计

基于三维 L aplace方程的 Silvaco Interconnect3D模拟程序数值解 ,对互连寄生电容进行了计算 ,其结果用于 0 .2 5μm CMOS技术互连延迟及串扰的 SPICE模拟中。模拟结果表明 ,基于W/ P=0 .3～ 0 .4的布线准则可以获得最优的互连延迟与串扰 (Crosstalk)特性 ,通过优化互连线及驱动管的几何尺寸可以显著地减小互连线的延迟及串扰噪声。

VLSI电路中互连线特性研究及其数值模拟

用数值计算方法详细模拟了室温及低温(77K)下VLSI电路中金属互连线的寄生电容和时间延迟,得到了金属互连线的几何结构对寄生效应的影响。结果表明,互连线宽W同互连线节距P之比为0.5～0.6是获得最小时间延迟的最佳尺寸。模拟还给出了用铜代替铝金属线及用低介电常数电介质(εlow-k=0.5εSiO2)代替SiO2后。

VLSI金属互连电迁移1／f^γ噪声特性研究

通过对超大规模集成电路金属互连进行电迁移加速寿命实验和不同电迁移损伤程度的金属薄膜电阻及1/fγ噪声的测量和分析,得到了1/fγ噪声3Hz点功率谱密度和频率指数γ均随电迁移损伤程度加剧而变大的实验规律.分析表明,在同样的电迁移损伤程度条件下,1/fγ噪声点功率谱密度的相对变化量是电阻相对变化量的大约2000倍.此外,得到了1/fγ噪声频率指数随电迁移过程逐渐变大的实验规律.因此,1/fγ噪声功率谱密度和频率指数有可能作为比现在应用的电阻相对变化量更为灵敏的金属互连电迁移表征参量.

基于边界扫描技术的VLSI芯片互连电路测试研究

对VLSI芯片互连电路测试过程数学描述模型及测试原理进行了研究 ,在此基础上提出了一种基于边界扫描技术的VLSI芯片互连电路测试实现方案。以PC机为测试平台的测试实验结果表明 :该方案成功地完成了边界扫描机制试验电路板上互连电路的桥接、S -A -1型、S -A

VLSI互连线系统中的低介电常数材料与工艺研究

阐述了超大规模集成电路 ( VLSI)特征尺寸的减小及互连线层数增加引起的互连线电容增加的问题。具体总结了为提高 VLSI的速度而采用的低介电常数材料及其制备工艺 ,对在连线间形成空气间隙来降低线间电容的方法也进行了介绍。最后 ,展望了低介电常数材料在 VL SI互连线系统中的应用前景。

基于FDTD模拟综合VLSI互连线的时域特征模型

本文提出了大规模集成电路（VISI）中互连线的特征模型利用时域有限差分法（FDTD）模拟的响应电压和电流波形以及离散逆卷积技术，该特征模型直接在时域被数值综合．利用该模型。

VLSI互连线的全局优化算法

介绍了通过同时插入缓冲器和优化线宽达到互连线时延最小化的方法。为了同时插入缓冲器、优化缓冲器尺寸和优化线宽,可以扩展MASM(改进激活集合法)算法。计算结果表明,该算法非常有效。

利用谐函数微分积逼近求解高速 VLSI 中互连线的瞬态响应

利用谐函数微分积逼近（ＨＤＱ）法求解高速大规模集成电路互连线的瞬态响应．ＨＤＱ方法是一种直接的数值方法，与差分和有限元法相比，它的计算量可以大大降低，且具有较高的精度，适用于频率较高的情况．

VLSI金属互连电迁移可靠性评估技术研究

在简要介绍电迁移失效机理的基础上,对各种电迁移可靠性实验评估方法的特点进行了分析对比,重点研究了VLSI金属互连电迁移可靠性的噪声评估技术。通过实验数据和结果的对比分析,证明噪声方法不仅可行,而且有着其他传统方法不可比拟的优越性,具有极好的应用前景。

VLSI片上互连线电感提取技术及考虑电感效应的互连分析

VDSM工艺下,芯片的高速、高集成度趋势使电磁耦合作用不容忽略;而电感效应的引入使VLSI设计和验证变得复杂。本文阐述了VLSI片上互连线电感提取技术现状及发展方向,对各类提取方法作了扼要比较;同时探讨了互连分析中包含电感效应时存在的部分问题和解决办法,以期作为提高VLSI设计、分析和验证效率的有效向导。

用1/f~γ噪声检测VLSI金属薄膜互连的电迁移

金属薄膜互连的电迁移现象是VLSI最重要的可靠性问题之一。然而,常规的电迁移评价方法均需要较长的试验周期,而且具有一定的破坏性。近年来发展的1/f~γ噪声检测电迁移的方法以其快速、经济、非破坏性的特点,显示出诱人的应用前景。本文介绍了这一方法的研究现状与展望。

VLSI高层综合设计中的调度和互连

VLSI高层次设计技术是近年来系统设计自动化研究的主要方向,高层次综合设计是高层次设计技术的关键,其主要任务是调度和互连。该文介绍了若干基本的调度和互连算法,提出将DVS技术应用于高层次综合设计中,实现在满足任务行为的约束条件下,动态改变时钟的速度和电源电压达到降低功耗的目的,制定了可行的研究实施方案。

一种用于模拟高速VLSI中互连线瞬态响应的高效数值方法

利用线性多步积分法分析了高速 VLSI中互连线的瞬态响应问题 .与传统的差分方法相比 ,本算法具有高效、高精度、占计算机内存少等优点 ;另外 ,由于本算法是直接的数值算法 ,所以在处理互连线问题时 ,不受条件限制 。

VLSI设计规划中互连串扰的峰值估计

提出了一组新的基于RLC模型的VLSI互连串扰峰值估计公式。根据高速VLSI互连特性建立了混πRLC模型,推导出分量匹配法3阶系数的精确表达式,得到了只与R、L、C分布参数有关的互连线串扰峰值估计公式。计算实验表明,该公式与SPICE仿真结果符合得较好。将该估计公式嵌入各种综合引擎和工具,能够在高速、高密度、大规模集成电路的设计阶段预测信号性能。

边界扫描技术及其在VLSI芯片互连电路测试中的应用

本文介绍了支持JTAG标准的IC芯片结构、以PC机作平台,针对由两块Xilinx公司的xc9572_pc84芯片所互连的PCB板,结合边界扫描技术,探讨了芯片级互连故障的测试与诊断策略。体现了边界扫描技术对于芯片互连故障测试检验效率高,控制简单方便,易于实现的优越性。