基于符号模拟和约束逻辑编程的RTL级Verilog谓词抽象方法

利用人工智能最新研究成果——约束逻辑编程对Verilog描述进行谓词抽象,并与目前基于SAT的方法进行了比较．首先通过符号模拟建立Verilog的形式化模型,然后结合要抽象的谓词,将谓词抽象问题转化为约束逻辑编程问题并进行求解．该方法的优点是在计算抽象系统时,不需要像基于SAT的方法那样将字级约束打散成位级约束,求解效率显著提高;提供了一个统一的框架用于描述各种约束．实验结果表明,与基于SAT的抽象技术相比,基于约束逻辑编程的抽象方法的求解速度有显著提高．

实现VHDL与Verilog HDL混合编程的一种方法

介绍了一种在MaxplusⅡ下实现VerilogHDL语言和VHDL语言混合编程的方法,并进行了比较.以CRC电路为例进行了介绍.在混合编程的指导思想下,可以实现VerilogHDL和VHDL编写的模块.

C程序的Verilog HDL实现

随着电子信息技术的不断发展,电子系统模块化的设计思想已经深入人心。因此,加强软件和硬件模块设计经验的相互借鉴意义重大。针对这种情况,借助于有限状态机理论,提出了一种将C程序转化成Verilog HDL描述的具体方法。同时,详细介绍了有限状态机理论,分析了在利用有限状态机进行设计时应该遵循的准则,并给出了一个具体的转化实例和最终的仿真结果。从仿真结果可以看出此方法是可行的。

USB中的CRC校验原理及其Verilog HDL语言实现

在数据和控制信息中加上循环冗余码是通用串行总线(USB)协议中一个重要的错误检测措施。接收端通过进行循环冗余校验(CRC),可以检测包在传输过程中是否发生损坏。硬件描述语言VerilogHDL常用于数字电子系统性设计,设计者可用它进行各种级别的逻辑设计。介绍了循环冗余码基本原理、USB协议中的循环冗余校验以及CRC校验的串、并行设计和Verilog HDL代码实现。

用Verilog语言设计医用全自动真空灭菌器的程控器

目的:为了实现用一种较为简便的方法来设计医用全自动真空灭菌器的程控器,运用目前应用较为广泛的Verilog硬件描述语言实现这种程控器的设计。方法:通过编写较为简便的电路描述语言,在Altera公司的EDA软件平台MAX+PLUSⅡ环境下通过编译流程。结果:通过程序运行仿真,能实现全自动真空灭菌器完整的自动控制过程,此程控器完全达到了设计要求。结论:运用Verilog HDL等硬件描述语言进行大规模数字系统的设计,是当前EDA技术发展的趋势,同时是具有广阔前景的集成电路开发工具。

基于Verilog的有限状态机编程方式及研究

采用Verilog语言编程可以简化有限状态机设计过程,并优化硬件资源配置。本方案首先介绍了利用Verilog设计有限状态机的流程和不同方式,其次从电路的容错性、延时、面积等因素进行考量,着重对编码方式进行比较,最后根据在Modelsim SE-6410.6d上进行的仿真实验,进一步得出不同使用环境下的最优编程方式。

基于国产SOPC的多通道控制模块设计

针对某火炮对击发控制的高可靠性和准确性需求,设计了一种基于国产SOPC的多路信号采集和控制模块,应用于其击发控制。设计了以SOPC为核心控制器的信号采集和控制电路,其中SOPC微内核与内部FPGA之间为双向实时通信机制,硬件采用Verilog HDL对SOPC进行了逻辑设计和外设电路构架,实现了多信号采集和控制,利用内部微处理器完成与外部设备的通信和数据交互,依托仿真测试平台完成了SOPC的通信时序和功能验证,并利用示波器和上位机进行了测试。测试结果表明,从输入信号满足条件到输出相关信号的时延低至250μs,多次测试的时延误差不超过±10μs,而采用PLC控制器进行击发控制则需要3~8 ms,较好地满足了击发控制的准确性和可靠性要求。

RTL级模拟矢量自动生成设计化简方法研究

提出一种Verilog程序切片算法 ,给出了该算法的正确性证明的理论框架 ;并利用提出的Verilog程序切片算法对VerilogRTL级设计进行化简 ,实现模拟矢量自动生成状态化简目的 实验结果表明 :该算法对状态化简效果非常明显 。

FPGA设计中的编程技巧

在数字系统设计中 ,FPGA设计已成为数字系统设计领域中的重要方式之一 ,在电子、通信等领域得到了广泛应用。本文以 Verilog HDL 为例 ,讨论了在进行 F PGA设计中编写代码的技巧。

可编程数字隔离模块在火炮CAN总线网络中的应用

CAN通信广泛应用于自行火炮、坦克装甲等车辆武器系统,出于对产品本身安全性的考虑或抗电磁兼容等方面要求,需尽可能控制并减少信号激励源与被测系统之间的相互干扰,基于CPLD技术实现的可编程数字隔离模块能有效阻断CAN检测节点物理层差分电气连接,以保护被测试CAN总线网络。实践应用表明该模块稳定性好、实时性强、可移植度高且外部供电单一,具有广泛的通用性、良好的应用前景和使用价值。

基于FPGA的测井深度面板研制

针对传统深度面板操作不便,显示不直观等问题,介绍了一种以现场可编程门阵列为控制核心和mini_itx计算机相结合的设计思想和方法,给出了硬件模块的结构框图,并对模块的功能及作用进行了分析。通过对FPGA的软、硬件设计,实现了多种逻辑功能,电路结构显著简化。新一代深度面板的最大特点为界面显示友好、直观,触摸屏操作方便、简单。在慧眼2 000成像地面采集系统中的应用实践表明,该面板结构简单、功能增强,运行速度快、性能可靠稳定,达到了设计的目标要求。

基于XC3S500E芯片的信号采集模块设计

对于采集模块而言,除了器件的处理速度之外,如何有效地解决总线的控制逻辑、如何快速方便地与主机进行数据交换等,是采集模块能否达到设计目标的关键。针对这些问题,介绍了一种以XC3S500E芯片为核心的设计思想和方法。这种设计经过实践检验,工作稳定,很好的达到预期目标要求。

基于FPGA的智能交通信号灯的设计

为了提高城市交叉口车辆的通行效率、缓解交通堵塞,解决交叉口在车流量相差很大时产生空等待的问题,文中提出一种基于FPGA的智能交通信号灯设计方法。以两相位十字交叉口为例,用Verilog HDL硬件描述语言在QuartusⅡ开发环境中由自顶向下的设计方法处理交通堵塞问题。智能交通系统包括分频模块、信号灯控制模块、译码显示模块;最后,利用QuartusⅡ13.0软件进行综合测试,并在ModelSim SE-64 10.4软件中对交通控制系统进行功能仿真;仿真结果表明,所提系统满足智能交通系统的设计要求,具有开发周期短、稳定性好、易维护等优点。

基于FPGA的高速采样及处理装置设计

本文介绍了一种基于FPGA的高速数据采样及处理装置的设计。分析了高速采样及处理在大功率变流装置中的应用背景。介绍了采用FPGA实现高速采样及处理的优势以及具体的实现方法,描述了高速数据处理的原理及实现方法。通过Verilog编程完成了相关的功能要求,并在Quartus II环境下实现了功能的仿真验证。介绍了相关的硬件设计内容,器件选型分析,驱动编写等。最终通过Signal Tap II抓取了在实际硬件上模拟的工作过程,验证了设计的正确性。

基于SERDES的同步光纤环网设计与实现

本文介绍了一种基于SERDES的同步光纤环网的设计以及实现方法,其实现方法简单,同步效果好。通过采用FPGA中的SERDES收发器可使得信息传输速度达到1.25 Gbps,并通过链路协议有效的控制了信息在每个节点的传输延时,使得网络传输周期大大的减小,从而实现对高频率控制的支持。本文的通信协议还实现了信号采集的同步,从而提高控制精度。最终通过在硬件系统上的实验,验证了设计的正确性和可靠性。

基于Flash单元的FPGA编程原理研究

为发挥基于Flash架构的FPGA的编程优势,以Actel公司的一款基于Flash架构的FPGA产品为例,详细分析该体系的架构与结构特点,提出编程通路电路模块的设计方案,并在此基础上完成整体电路结构的搭建,以此分析关键模块的结构和功能。综合考虑JTAG、控制逻辑逻辑电路、寻址编程电路、字线和位线编程高压通路模块、编程高压产生电路模块等的结构与功能能特点,对Flash存储单元阵列进行深入研究。最终运用NC-Verilog数字电路仿真工具完成编程电路系统的控制逻辑仿真验证,实验结果充分证明此编程系统运转及设计方案切实可行。

基于LMS算法的自适应噪声抵消器的设计与实现

自适应噪声抵消(Adaptive Noise Canceller,ANC)技术是一种有效的降噪技术,阐述了基于自适应滤波器的噪声抵消的基本原理和设计方案以及在QuatusII软件上调用Modelsim对自适应噪声抵消器进行了仿真,对其相关性能指标进行测试,验证了该自适应滤波器的可实现性,并进行了相关的优化,提高了算法性能和效率。