基于Virtex-5FPGA的系统监测器设计

Virtex-5FPGA系列器件自带的系统监测器模块为数字多普勒接收机中片上温度和供应电压的监测提供一种简单而高效的解决方案。在Xilinx ISE10.1开发平台中,利用Xilinx提供的系统监测器模块,根据要求设计一个系统监测器并仿真设计。然后,在ChipScope中,通过JTAG接口观测器件的温度和供应电压并测试设计的内部信号,并给出测试结果。

Virtex-5中动态DCM的设计方法

提出Virtex-5中具有自适应时钟变化能力的动态DCM的设计方法。Virtex-5是Xilinx公司最新的高端FPGA,基于该芯片的电路设计几乎都要用到DCM,探讨其应用技巧非常有意义。本文介绍了动态DCM的应用背景,详细阐述了动态DCM的工作原理和设计方法,并指出了这种设计的应用前景。该设计在工程实践中已经得到使用,并取得了很好的效果。

Virtex-5在TD-SCDMA系统Ir接口测试仪中的实现

随着BBU和RRU在TD-SCDMA系统中的广泛应用,作为产业链的重要一环,TDRI标准测试仪的研制成为当务之急。文章介绍了应用Virtex-5的LXT系列FPGA内部GTP模块实现接口测试仪中高速光纤接口的情况,重点叙述了GTP的功能、结构、关键信号等,简述了恢复时钟相位含糊度问题及其解决方案。

基于Virtex-5的串行传输系统设计与验证

本文基于赛灵思公司的Virtex-5系列FPGA(SX95T)设计了一个串行传输系统,对其传输链路进行了仿真和理论分析。经实际验证,该系统能在标准ATCA机箱内稳定地进行3.125Gbps的串行数据传输,传输误码率小于10e-12,最远传输距离大于40英寸。

基于Virtex-5的PN码发生器设计

提出了基于Virtex-5的常用PN序列的VHDL实现方法。PN序列是扩频系统的核心,它的生成需要运用线性反馈移位寄存器(LSFRs)。在Virtex-5系列FPGA中,每个查找表(LUT)都可被配置成一个16位的移位寄存器。因此,可以用最少的资源有效地实现PN发生器。首先介绍了PN序列的实现原理,接着详细阐述了其VHDL设计方法,并进行了性能评估。该设计在工程实践中已经得到使用,并取得了很好的效果。

Virtex-5 LX110的ASIC原型开发平台设计

针对基于Virtex-5的原型验证平台的硬件设计进行探索,对系统资源评估、信号完整性分析以及电源分布系统设计中的FPGA相关分析进行详尽描述,探索出高性能FPGA硬件系统设计的一般性方法及流程,设计出一款高性能的ASIC原型验证平台。

基于Virtex-5的DDR2内存条存储管理

详细介绍了在Xilinx Virtex-5系列FPGA中利用MIG2.0 IP核实现高性能的DDR2 Dual Rank内存条控制器的设计原理以及这种设计结构的独特性。针对实时数字信号处理系统需要大规模且高速的测试数据,以此平台为基础,在用户层实现了适合本应用背景的控制状态机。系统测试结果表明,该设计满足大容量存储和高速输出的要求。

Xilinx针对Virtex-5 FXT FPGA推出新版开发套件

赛灵思公司（Xilinx，Inc．）推出一款强大的开发工具套件，用于构建基于PowerPC440和Micro Btaze处理器的嵌入式处理系统。这款新的开发套件基于Virtex-5 FXT FPGA系统集成平台，可同时支持硬件和软件设计人员快速设计、开发和调试面向通信、航空航天以及其他众多市场的广泛的处理应用。

基于Virtex-5的综合业务光端机的设计

提供了详细的以太网、视频接口电路,采用帧的结构实现了时分复用。应用Virtex-5中的RocketIO GTPTransceiver硬核实现了高速的光纤通讯,利用FPGA内部逻辑有效地解决了系统关于复位、参考时钟抖动、接收同步等几个关键问题。

基于Virtex-5的音视频监视系统设计

具有视频监视功能的高端安全系统刺激了对嵌入式系统的需求,这些嵌入式系统能迅速捕获多条音视频信道,处理和压缩信息,并且通过高速互联网连接或主机PC接口将信息传送到中央监视系统。本文利用Virtex-5 FPGA的多种高级功能,实现音视频监视应用的单芯片或少芯片解决方案。

赛灵思 Virtex-5 LX FPGA

Virtex-5LX FPGA是Virtex-5系列中的首款FPGA产品。这些器件具有330，000个逻辑单元、1，200个I／O管脚和大量嵌入式IP内核。

用Virtex-5设计可重配置加固型PC

随着集成电路信息工业的发展和武器装备的不断进步,军用加固型PC也取得了较大进展。本文利用Virtex-5设计了可重配置加固型PC,用户可以现场定制其功能,并实现快速升级。

基于Virtex-5 GTP的高速串行传输设计与实现

提出了基于Xilinx公司Virtex-5系列FPGA中RocketIO GTP收发器设计的一个高速串行传输实现方案,详细阐述了硬件设计要点和软件实现概要,系统实测表明,该方案能在某信号处理系统两个板卡之间稳定地进行1.6 Gb/s的数据传输,误码率优于10e-12,传输距离大于1米。

面向航天应用的Virtex5系列FPGA单粒子翻转防护技术

针对Xilinx Virtex5系列器件开展了器件架构、器件单粒子敏感性和单粒子翻转防护技术的研究,针对翻转截面较大的配置存储区实现了配置区自动回读刷新纠错技术,仿真验证结果证明提出的方法正确有效,具有较大工程应用价值。

嵌入式SATA存储系统的研究

新兴的SATA技术为高速、便携、高性价比的嵌入式硬盘存储系统的研制提供了保障。将SATA2.5协议写到Virtex-5FPGA内部,通过GTP收发器实现高速串行数据传输与存储,可以突破PCI接口的瓶颈,使系统具备高速、实时、便携和海量存储等特点。

基于FPGA的PUSCH信道估计仿真与实现

基于最小平方(LS)算法,利用FPGA实现了一种适用于TD-LTE系统的上行信道估计算法。主要研究了如何利用FPGA实现LS算法,包括算法的介绍、方案的形成、FPGA实现的处理流程、FPGA实现结果及分析。以Virtex-5芯片为硬件平台,完成了仿真、综合、板级验证等工作。实现结果表明,该信道估计算法应用到TD-LTE系统具有良好的稳定性和可行性。

基于FPGA的TD-LTE系统中Turbo译码的仿真与实现

基于Log-MAP算法,提出一种利用Virtex-5系列FPGA芯片实现Turbo译码算法的方案。分析研究了Turbo码的译码算法以及FPGA与DSP之间数据的并行传输,并以Virtex-5芯片为硬件平台,进行了测试仿真、综合实现、板级验证、联机验证等工作。实验结果表明,该实现方案具有良好的可行性和稳定性,已经应用在TD-LTE无线综合测试仪中。

PCI Express研究及基于FPGA的实现

本文描述了第三代通用I/O总线PCI Express产生的背景,分析PCI Express总线的主要特点及体系结构。同时本文提出了通过PCI Express总线来实现SDH信号高速数据通信,讨论了用Xilinx可编程逻辑器件FPGA来实现PCI Express的细节和优势。

一种DPR中总线宏的设计方法

针对传统的实现FPGA局部动态可重构中总线宏的设计方法比较复杂的问题,提出了一种Virtex-5 FPGA局部动态重构中基于Slice的总线宏的简易设计方法。在介绍总线宏基本原理的基础上,分析传统设计方法的复杂性,结合Virtex-5芯片的结构特点,以Xilinx的ISE9.1i和PlanAhead9.2.7开发软件为依托,通过宏文件获取、模块例化和连线以及放置总线宏来实现总线宏的设计。实验和仿真结果表明,该方法简单易行、灵活性强,能够工程化应用于Virtex-5 FPGA的局部动态重构设计中。

TD-LTE系统中基于FPGA的PUSCH信号检测

主要研究如何利用FPGA实现适用于TD-LTE系统的上行信号检测算法,包括算法的介绍、方案的形成、FPGA实现的处理流程、FPGA实现结果及分析。以Virtex-5芯片为硬件平台,进行了仿真、综合、板级验证等工作。实现结果表明,该信号检测算法应用在TD-LTE系统中具有良好的稳定性和可行性。