期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
基于Wishbone总线结构的情景式IP核测试方案 被引量:1
1
作者 周俊 张金艺 《上海大学学报(自然科学版)》 CAS CSCD 北大核心 2005年第5期460-464,471,共6页
随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流.该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案.通过对该方案应用于实际项目后... 随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流.该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案.通过对该方案应用于实际项目后所产生实验数据的分析,证明这种IP核测试方案能大大降低系统层测试难度,加快系统层设计速度,并能显著提高测试激励效率和可观电路结构测试覆盖率. 展开更多
关键词 soc IP核测试 wishbone总线结构 情景式 测试覆盖率 测试激励效率
下载PDF
REVIEW OF ADVANCED FPGA ARCHITECTURES AND TECHNOLOGIES 被引量:7
2
作者 Yang Haigang Zhang Jia +1 位作者 Sun Jiabin Yu Le 《Journal of Electronics(China)》 2014年第5期371-393,共23页
Field Programmable Gate Array(FPGA) is an efficient reconfigurable integrated circuit platform and has become a core signal processing microchip device of digital systems over the last decade. With the rapid developme... Field Programmable Gate Array(FPGA) is an efficient reconfigurable integrated circuit platform and has become a core signal processing microchip device of digital systems over the last decade. With the rapid development of semiconductor technology, the performance and system integration of FPGA devices have been significantly progressed, and at the same time new challenges arise. The design of FPGA architecture is required to evolve to meet these challenges, while also taking advantage of ever increased microchip density. This survey reviews the recent development of advanced FPGA architectures, including improvement of the programming technologies, logic blocks, interconnects, and embedded resources. Moreover, some important emerging design issues of FPGA architectures, such as novel memory based FPGAs and 3D FPGAs, are also presented to provide an outlook for future FPGA development. 展开更多
关键词 Field Programmable Gate Array(FPGA) Microchip architecture Programmable logic device system-on-chip(soc)
下载PDF
通用接口控制器GPIO_WB IP核设计与实现 被引量:2
3
作者 张建民 沈胜宇 +2 位作者 宋廷强 高树静 李思昆 《微电子学与计算机》 CSCD 北大核心 2004年第6期194-198,共5页
通用IO接口是SoC系统中非常重要的一种外围端口。本文完成了一种基于WISHBONE总线的GPIO_WB控制器IP核的逻辑设计和物理实现,较具体地介绍了GPIO_WBIP核的体系结构以及WISHBONE接口和DMA传输方式的设计方案,并对所设计实现的GPIO_WB性... 通用IO接口是SoC系统中非常重要的一种外围端口。本文完成了一种基于WISHBONE总线的GPIO_WB控制器IP核的逻辑设计和物理实现,较具体地介绍了GPIO_WBIP核的体系结构以及WISHBONE接口和DMA传输方式的设计方案,并对所设计实现的GPIO_WB性能及可重用性做了分析,结论表明,与已有的通用IO接口IP核相比,GPIO_WBIP核具有性能高、实现代价小、硬件简单、可重用性好、易于扩展等优点。 展开更多
关键词 wishbone soc 互连体系结构 IP核 通用IO接口 直接存储器访问
下载PDF
FPGA器件结构及系统集成研究 被引量:2
4
作者 鄢永明 曾云 赵建业 《吉首大学学报(自然科学版)》 CAS 2006年第2期77-79,共3页
介绍了通用FPGA器件的结构和功能,阐述了基于FPGA器件设计的特殊性.采用SOPC技术,把一个由许多芯片组成的单片机系统集成到一块FPGA芯片上,对其功能进行了分析,结果表明:基于FPGA器件的设计可以简化电路,优化复杂电路的性能.
关键词 片上可编程系统 版权核 wishbone片上系统总线 USB UART
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部