ZnO压敏元件雷电流冲击试验残压波形分析

研究了ZnO压敏元件在8/20 ms雷电波冲击试验时的残压波形。实验观察到残压波波前尖峰来源于所采用的放电回路触发元件——铜球间隙;在RLC回路临界点附近,随着冲击电流峰值的增大,残压波波尾从非振荡衰减过渡到大幅度的过零振荡;残压波峰值超前于电流波峰值,说明ZnO压敏元件在冲击电流作用下呈现出电感性,且放电电流越大,呈现的电感性越大;元件厚度越大,呈现的电感性也越大。

氧化锌压敏电阻8/20 μS脉冲电流下的伏安特性曲线分析

氧化锌压敏电阻器在8/20μS脉冲电流下的伏安特性曲线,在电流上升沿和和下降沿呈现不重合的回线特征。本文以压敏陶瓷体在击穿后的电流区以非线性电阻、晶粒电阻、等效电感和引出电阻相串联的物理模型为基础,提出陶瓷体等效电感、电极等效电感和引线电感共同构成压敏电阻的等效串联电感,电极等效电阻和引线等效电阻共同构成引出电阻,串联电感形成回线特征。按照这一模型,用测量数据可以推算出不同电流点的串联电感值,等效电感值是一个常数,并可推断陶瓷体等效电感确实存在且为常数。可以确认,除了引出电感(含引线电感和电极等效电感)外,伏安特性的回线特征是压敏陶瓷体的本征特性。

工频过电压耐受下氧化锌压敏电阻冲击老化性能研究

针对氧化锌压敏电阻芯片在8/20μs电流冲击初期,芯片压敏电压变化较小,老化程度无法通过静态参数判别的问题,本文设计了工频过电压耐受下的ZnO压敏电阻冲击老化试验,研究了ZnO压敏电阻芯片不同冲击老化情况,耐受工频恒定不同幅值过电压过程和耐受阶段流经芯片内部电流Iin随时间的变化关系;结合双肖特基势垒理论和ZnO压敏电阻芯片Voronoi网格微观结构模型,分析试验结论。结果表明:耐受工频恒定相同幅值过电压,ZnO压敏电阻芯片经8/20μs电流冲击后老化程度越深其流过芯片内部电流Iin的初始值越大;且lin值随时间上升速率与初始冲击老化程度呈正比;相同老化程度ZnO压敏电阻芯片耐受过电压幅值越大,耐受时间越短,Iin的初始值越大。这些可为ZnO压敏电阻冲击老化劣化初期判别提供依据。

ZnO压敏电阻的并联结构对通流能力的影响

为了提高电涌保护器中压敏电阻的耐电流冲击性能,生产上均采取压敏电阻的并联组合。在测试过程中发现,论文中的两种并联结构其8/20μs通流容量相差约20%。对并联组合后的压敏电阻劣化原因进行了分析,认为非对称并联结构的电流不均匀,其中一只压敏电阻承受的电流过大,导致性能迅速劣化、失效。通过加大电极片、连接片的宽度,降低阻抗,减小电流值的偏差,同时采用不同通流容量的压敏电阻进行配对并联,从而提高非对称并联结构的通流容量。