基于FPGA的异步FIR滤波器接口电路设计

介绍了基于四相单轨握手协议的异步FIR滤波器接口电路的设计。分析了异步接口电路互联模型及原理,提出了一种基于存储器和状态机实现异步握手接口电路的全新方案,实现了FIR滤波器功能和异步接口控制功能。对设计进行了波形仿真及结果分析,验证了设计方案的可行性。

基于Verilog HDL的FIR数字滤波器的优化设计与仿真

对FIR数字滤波器基于Verilog HDL的实现进行了研究,在分布式算法的基础上进行了改进,设计了32阶常系数FIR滤波器。用Verilog硬件描述语言进行数字逻辑设计,使用Synopsys VCS作为仿真工具对设计进行仿真和验证,在Synopsys公司的Design Compiler下进行综合。结果表明,该设计既保证了运行速度又节省了芯片的面积,可以广泛应用于数字集成电路的设计中。

FIR线性数字滤波器在数字电视中的应用

FIR滤波器具有严格的线性相位和任意的幅度特性 ,能满足数字电视对信号的实时处理和高保真度的要求 ,目前已有计算机程序可资利用 ,使得FIR滤波器的设计大大简化 ,因而使线性相位FIR滤波器在数字电视的亮、色信号分离电路中得到了广泛的应用。

新型高速DVB-ASI接口的设计与实现

介绍了一种新型的ASI接口的设计与实现。以Cypress公司的CY7B933为基础,辅之以CPLD和FIFO,实现了ASI信号与TI的TMS320C6416的接口设计。该接口符合DVB-ASI的接口规范,可实现270Mbps的MPEG-2传输流传输。以文中实现的DVB-ASI接口为重点,详细阐述了其软、硬件组成与实现;最后,给出了DVB-ASI的测试实验。

电路综合实验改进模式的探索与实现

电路综合实验是电子信息类专业必修的一门专业基础实验课,在课程衔接上起着承上启下的重要作用。分析了通信专业学生不同学习阶段的专业知识层次特点,提出用模块化的设计理念,并以此理念为指导,以数字基带传输系统为例,利用FPGA（field programmable gate array）技术,将软件仿真和硬件结合起来,解决了数字基带传输系统设计环节中几个关键的技术问题,开发了各个模块级实验以及整个系统级实验,实现了不同阶段课程内容的有效衔接和融合,解决了学生知识背景低和实验内容层次高的矛盾。

高速任意波形发生器的设计

基于数字频率合成技术给出一种高速任意波形发生器的设计方案,详细介绍各个模块的硬件电路设计以及MCU部分的软件设计。该方案采用高速波形数据存储器、高速D/A转换器以及奇偶数据选择电路,任意波形采样速率可达200 MS/s,任意波形的最高输出频率可以达到50 MHz。针对不同的输出波形,波形输出电路采用七阶椭圆滤波器以及高斯滤波器以减小波形失真。该方案具有输出波形数据不丢失、输出波形稳定等特点。

超声波流量计数据通信设计

描述了DSP控制实现的明渠非接触式流量计,对非接触式流量计的数据采集结构及通信接口电路组成做了详细讨论。介绍了在多数据量采集以及实时处理的要求下,将数据通过串行口传送到上位机实现远程监控。根据所提出的方案研制了一台基于TMS320LF2407A明渠污水流量计。

一种用于E1/T1接口电路的全数字锁相环

提出了一种直接实现的一阶全数字锁相环时钟提取电路 ,通过鉴相窗口拓宽、高倍采样、噪声滤波、输出相位累加器比特泄漏等改进算法 ,使电路完全能满足 AT&T和 ITU标准规定的相位抖动传递函数和输入抖动容限的要求。该电路具有简单、实用。

微波电路的时域设计方法

本文研究了几种微波电路或元件和FIR数字滤波器的直接结构形式的内在关系。从而将FIR数字滤波器的窗函数设计技术引用到微波电路的设计中,提出了这些微波电路的时域设计方法。该方法具有简捷,有闭合形式公式可循等优点,尤其适合于工程设计。

基于FPGA的高压断路器分合闸参数检测系统研究

该文提出了一种基于FPGA的高压断路器分合闸线圈电流及分合闸时间检测系统的设计方案。该方案以FPGA为控制核心,通过AD芯片对断路器分(合)闸线圈电流信号的进行采集,并通过FIR滤波器对采集到波形进行数据处理,实现高压断路器线圈电流-时间特性检测方法。实验结果证明,该方案可实现断路器合(分)闸线圈电流和时间特性的检测,为及时发现故障提供重要依据。

用于三轴MEMS加速度计的集成数字调理电路

基于0.18μm互补金属氧化物半导体(CMOS)工艺,设计了一种用于三轴微电子机械系统(MEMS)加速度计的集成数字调理电路,实现了三轴加速度信号的数字后处理。该数字调理电路采用级联积分梳状(CIC)与有限冲击响应(FIR)相结合的滤波器形式,有效滤除了带外的量化噪声,提高了输出信号的信噪比;零位采用四阶多项式拟合温补算法,标度因数采用二阶多项式拟合温补算法,有效降低了加速度输出随温度的漂移,提升了加速度计的测量精度。此外,FIR滤波器采用时分复用的实现形式,温补模块采用串行实现形式,有效减小了芯片面积,最终芯片面积为1.5 mm^(2)。测试结果表明,滤波器符合设计值,三轴MEMS加速度计的零偏不稳定性为15μg,速率随机游走为0.035 m/s/√h,温补后零偏全温区变化量为3.55mg,提升了5.4倍;温补后标度因数全温区变化量为0.0026,提升了4.1倍,电路性能良好。

基于现场可编辑门阵列的数字电视码流分析与检测

提出一种基于现场可编辑门阵列的MPEG-2 TS码流实时分析与检测系统解决方案并予以实现.实验证明,系统完全可以替代目前普遍使用的Cypress公司的CY7B933专用解码芯片,完成对MPEG-2 TS码流分析与ETR 290部分功能的检测.

ATM-SDH分接/复接系统中的专用集成电路设计

为解决低速ＡＴＭ信号高效经过ＳＤＨ网络进行传输，设计了ＡＴＭ－ＳＤＨ分接／复接系统中的专用集成电路ＴＨＨＴ９７Ｃ０１芯片。设计中通过采用基于硬件描述、自顶而下的高层设计流程，包括系统模块分解、算法分析、设计描述和综合优化等步骤，完成了构成ＡＴＭ－ＳＤＨ分接／复接系统中ＴＨＨＴ９７Ｃ０１芯片的逻辑设计；并采用ＡＬＴＥＲＡＦＰＧＡ完成了芯片的硬件实现。设计工作中提出了低速ＡＴＭ信号通过ＳＤＨ传输系统的完整方案及其专用集成电路实现结构；同时得到了功能模块库，以供类似设计中再利用。