基于NAND Flash的海量存储器的设计

针对存储系统中对存储容量和存储带宽的要求不断提高,设计了一款高性能的超大容量数据存储器。该存储器采用NAND Flash作为存储介质,单板载有144片芯片,分为3组,每组48片,降低了单片的存储速度,实现了576 Gbyte的海量存储。设计采用FPGA进行多片NAND Flash芯片并行读写来提高读写带宽,使得大容量高带宽的存储器得以实现。针对NAND Flash存在坏块的缺点,提出了相应的管理方法,保证了数据的可靠性。

嵌入式文件系统坏快管理

本文针对嵌入式文件系统特点提出并实现了一套坏块管理方案,该方案解决了坏簇与整个块数据和FAT表的更新问题.经测试,该方案能很好实现坏块文件的保存,另我们通过将ECC校验代码段置入片内高速寄存器的方法优化使用ECC校验策略的文件读写速度.我们打开ECC校验,在50个校验循环中将文件读速度较原先提高了39.69%;写效率提高了49.75%.

基于FPGA的混合测试系统的高速可靠存储方案

数据采集存储系统具有广泛的应用,在进行高速采集等需要将数据进行先存储后传输的场合中,系统数据的高速可靠存储能力是制约系统速度与可靠性的主要因素之一。它要求系统在短时间内能够可靠存储大容量的采集结果。针对一些特殊研究和生产场合的高速数据流无丢失大容量存储的要求,设计了基于FPGA的多通道多速率混合测试存储系统。为了保证多通道数据的高速可靠存储,系统综合采用编码多通道数据、高速数据流乒乓传输、带快速坏块检测的Flash存储等手段。仿真表明采用该存储方案可以保证高速数据流无丢失大容量存储。

一种可编程高可靠性存储式爆炸冲击波测试系统

开展了面向存储式冲击波测试系统的工作参数可编程及存储可靠性两项关键技术研究;利用FPGA软件控制实现了多参数可编程技术,提高了系统测试精度和适应性;在NAND Flash的存储策略中利用坏块管理技术、ECC校验技术,提高了测试数据的存储可靠性;试验表明:本系统测试精度高,数据存储可靠性好,满足新的测试需求,具有很好的使用价值和推广前景。

基于非易失性存储阵列的实时数据记录卡设计

针对遥测领域记录器出现的容量有限、连续记录速率慢和掉电再上电传输中断问题,设计了一种基于现场可编程门阵列(field-programmable gate array,FPGA)和非易失性存储芯片的实时数据记录卡。首先介绍了NAND Flash(NAND闪存)存储芯片的结构,通过有效的坏块管理、ECC(error checking and correcting)校验和掉电信息保存法,减小了系统资源利用率,实现了实时数据的高速存储以及掉电续传,同时利用MATLAB 2016对回读的数据进行了分析。实验结果表明:记录卡达到了系统要求,实际记录速率250 MB/s,回读速率30 MB/s,记录容量达到64 GB。在现代数据实时存储记录系统中有很好的应用前景。

基于DSP的NAND FLASH芯片控制实现

介绍了通过TMS320F2812对NAND FLASH芯片进行控制的一种方式,并以K9K8G08U0B为例,通过C语言对其进行功能实现,针对NAND FLASH本身的结构特性导致操作复杂并存在固有坏块等特点,提出一种对NAND FLASH进行读写操作,擦除操作,坏块检测处理操作等主要操作的方法.该方法已经应用于实际项目中,经检验可以有效避免坏块影响,对NAND FLASH的读写问题可以提供基础和一定支持.

LK存储介质Nand Flash驱动模块设计与性能优化

在嵌入式系统中,一般采用RAM+Flash的存储模式。在基于C6310Android智能手机实现LK系统基本引导加载功能的基础上,对Nand Flash基本功能的实现提出了一套完整的设计方案。该方案对Nand Flash进行了重新布局,实现了Nand Flash升级模块的功能,并且针对Nand Flash读写速度,提出了一种坏块管理策略和硬件并行ECC校验的设计方案。