期刊文献+
共找到114篇文章
< 1 2 6 >
每页显示 20 50 100
A NOVEL LOW DISTORTION HIGH LINEARITY CMOS BOOTSTRAPPED SWITCH 被引量:1
1
作者 Zhang Zhang Song Mingxin +1 位作者 Wu Chubin Xie Guangjun 《Journal of Electronics(China)》 2014年第5期406-410,共5页
This paper proposes a novel low distortion high linearity CMOS bootstrapped switch, and the proposed switch can alleviate the nonlinear distortion of the on-resistance by eliminating first order signal-dependent varia... This paper proposes a novel low distortion high linearity CMOS bootstrapped switch, and the proposed switch can alleviate the nonlinear distortion of the on-resistance by eliminating first order signal-dependent variation of the overdrive voltage. Based on a 0.18 mm standard CMOS process, the simulation results show that at 100 MHz sampling clock frequency and 49 MHz input signal with 2Vpp, the proposed switch in differential mode has a Spurious-Free Dynamic Range(SFDR) of 90.1 dB. 展开更多
关键词 bootstrapped switch Threshold voltage Nonlinear distortion
下载PDF
一种用于Pipeline ADC的高线性度栅压自举开关
2
作者 王巍 税绍林 +6 位作者 戴佳洪 赵汝法 刘斌政 袁军 马力 王育新 王妍 《微电子学》 CAS 北大核心 2023年第5期758-763,共6页
在流水线模数转换器(Pipeline ADC)电路中,栅压自举开关中的非线性电容会对开关管的导通电阻产生直接的影响,导致采样非线性。设计了一种三路径的高线性度栅压自举开关,采用三个自举电容,分别构成两条主路径和一条辅助路径,使得输入信... 在流水线模数转换器(Pipeline ADC)电路中,栅压自举开关中的非线性电容会对开关管的导通电阻产生直接的影响,导致采样非线性。设计了一种三路径的高线性度栅压自举开关,采用三个自举电容,分别构成两条主路径和一条辅助路径,使得输入信号在通过两条主路径传输到开关管栅端时加快栅端电压的建立,同时利用辅助路径驱动非线性电容,减少电路中非线性电容对采样电路线性度的影响,从而增强信号驱动能力,提高整体电路的精度。本文设计的栅压自举开关应用于14 bit 500 MHz流水线ADC的采样保持电路中。采用TSMC 28 nm CMOS工艺进行电路设计。仿真结果表明,在输入频率为249 MHz,采样频率为500 MHz的条件下,该栅压自举开关的信噪比(SNDR)达到92.85 dB,无杂散动态范围(SFDR)达到110.98 dB。 展开更多
关键词 栅压自举开关 采样保持电路 非线性电容 主路径 辅助路径
下载PDF
一种低功耗高性能自举采样开关
3
作者 张伟哲 刘博 +1 位作者 段文娟 孟庆端 《微电子学》 CAS 北大核心 2023年第1期14-18,共5页
提出了一种基于TSMC 40 nm/0.9 V CMOS工艺设计的适用于音频范围的低功耗高性能栅压自举采样开关电路。通过PMOS晶体管的衬底和漏极相连接代替了时钟放大模块,极大降低了电路整体的功耗。在输入端增加了一个NMOS晶体管,随着开关时钟的开... 提出了一种基于TSMC 40 nm/0.9 V CMOS工艺设计的适用于音频范围的低功耗高性能栅压自举采样开关电路。通过PMOS晶体管的衬底和漏极相连接代替了时钟放大模块,极大降低了电路整体的功耗。在输入端增加了一个NMOS晶体管,随着开关时钟的开启/关闭,通过抑制核心采样晶体管的体效应,可以有效提高开关线性度。鉴于音频信号的范围,选用频率为19.53 kHz、幅值为0.3 V的正弦波信号进行10 MHz采样频率的高速采样仿真,与传统结构相比,有效位数(ENOB)、信噪比(SNR)、无杂散动态范围(SFDR)和总谐波失真(THD)四项性能指标分别提升了5.5%、3.7%、13.8%和5.4%,并且功耗降低了36.8%。 展开更多
关键词 低功耗 高性能 栅压自举采样开关
下载PDF
GABP算法构建高精度CMOS电压自举采样开关性能预测模型
4
作者 张伟哲 刘博 +2 位作者 段文娟 王琳 孟庆端 《电子器件》 CAS 北大核心 2023年第4期914-920,共7页
模拟集成电路中器件的设计参数与性能指标具有非线性映射关系,同时繁复的设计参数相互制约,使模拟IC满足应用约束下的折中设计极为复杂,电路研发耗时费力。基于自适应学习的神经网络算法能够建立具有非线性映射关系的预测模型,同时具有... 模拟集成电路中器件的设计参数与性能指标具有非线性映射关系,同时繁复的设计参数相互制约,使模拟IC满足应用约束下的折中设计极为复杂,电路研发耗时费力。基于自适应学习的神经网络算法能够建立具有非线性映射关系的预测模型,同时具有宽解空间和易获取全局最优解的遗传算法可进一步弥补建模和求解的精度。采用BP神经网络结合遗传算法(GABP)的复合优化框架对CMOS电压自举采样开关的设计参数和性能指标进行精准建模并优化整体电路性能,建模结果与单BP神经网络模型进行了对比,结果表明,GABP复合建模精度高于BP神经网络,拟合相关度从0.73007有效提升到0.94596,模型可靠性有大幅提高,证明了GABP复合优化可有效应用于电路性能的高效预测和辅助优化设计。 展开更多
关键词 模拟集成电路 遗传算法 BP神经网络 自举采样开关电路 辅助设计
下载PDF
160Msps双通道时间交织的采样保持电路设计
5
作者 汪杰 谢亮 《集成电路应用》 2023年第11期1-3,共3页
阐述一种双通道时间交织采样保持电路的设计,它是基于电源电压3.3V,0.13μm CMOS工艺,应用于12位160Msps双通道时间交织流水线模数转换器(ADC)中,改善型栅压自举开关被设计用来实现高的线性度。仿真结果表明,当采样速率为160Msps时,有... 阐述一种双通道时间交织采样保持电路的设计,它是基于电源电压3.3V,0.13μm CMOS工艺,应用于12位160Msps双通道时间交织流水线模数转换器(ADC)中,改善型栅压自举开关被设计用来实现高的线性度。仿真结果表明,当采样速率为160Msps时,有效位数达到14.86bit,电源电流为17.3mA,无杂散动态范围达到96.2dB。 展开更多
关键词 采样保持电路 ADC 时间交织 栅压自举开关
下载PDF
12位100MS/s ADC中采样/保持电路的分析与设计 被引量:6
6
作者 张凯 周贵贤 +2 位作者 刘烨 陈贵灿 程军 《微电子学与计算机》 CSCD 北大核心 2007年第11期8-13,共6页
设计了一种高性能的采样保持(S/H)电路,在1.8V的电源电压下,其性能满足12位精度、100MS/s转换速率的ADC的要求。设计中采用了一种新型的自举采样开关,提高了S/H电路的可靠性和线性度;对于高增益大带宽的运算跨导放大器OTA的带宽设计,在... 设计了一种高性能的采样保持(S/H)电路,在1.8V的电源电压下,其性能满足12位精度、100MS/s转换速率的ADC的要求。设计中采用了一种新型的自举采样开关,提高了S/H电路的可靠性和线性度;对于高增益大带宽的运算跨导放大器OTA的带宽设计,在分析了主运放和辅助运放在带宽和相位裕度等方面的关系的基础上,提出了新的设计方法。仿真结果表明:S/H电路的差动输出摆幅达到了2V;对于输入为49MHz的正弦波,测得其信号噪声失真比达到了82dB,满足12位ADC的要求;整个电路的功耗约为20mW。 展开更多
关键词 采样/保持电路 自举开关 增益提高技术
下载PDF
一种高速高精度采样/保持电路 被引量:7
7
作者 杨斌 殷秀梅 杨华中 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第10期1642-1646,共5页
介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电... 介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电路的分析模型,并详细研究了电路中开关组合对电路性能的影响,同时发现了传统的栅源自举开关(bootstrapped switch)中存在的漏电现象并对其进行了改进,极大地减小了漏电并提高了电路的线性性能. 展开更多
关键词 采样/保持电路 自举开关 增益自举放大器
下载PDF
12位50 MHz流水线ADC采样保持电路实现 被引量:6
8
作者 戴澜 姜岩峰 刘文楷 《微电子学》 CAS CSCD 北大核心 2010年第4期503-505,共3页
对采样保持电路进行研究,对增益提高的运算放大器进行2阶系统模拟,得到最佳设计参数;提出一种栅压自举开关电路结构;设计了一个用于12位50 MHz流水线A/D转换器的采样保持电路。采用SMIC 0.35 μm混合CMOS工艺,对整个A/D转换器进行实现... 对采样保持电路进行研究,对增益提高的运算放大器进行2阶系统模拟,得到最佳设计参数;提出一种栅压自举开关电路结构;设计了一个用于12位50 MHz流水线A/D转换器的采样保持电路。采用SMIC 0.35 μm混合CMOS工艺,对整个A/D转换器进行实现。测试结果表明,采样保持电路完全满足设计要求。 展开更多
关键词 A/D转换器 采样保持电路 增益提高运算放大器 自举开关
下载PDF
一种CMOS高速采样/保持放大器 被引量:4
9
作者 薛亮 沈延钊 张向民 《微电子学》 CAS CSCD 北大核心 2004年第3期310-313,共4页
 文章分析了采样/保持电路的基本原理,设计了一种CMOS高速采样/保持放大器,采样频率可达到50MHz,并用TSMC的0.35μm标准CMOS工艺库模拟了整体电路和分块电路的性能。
关键词 CMOS 采样/保持电路 运算放大器 模拟/数字转换器 自举开关
下载PDF
新型CMOS采样/保持电路的设计研究 被引量:3
10
作者 朱樟明 杨银堂 柴常春 《微电子学》 CAS CSCD 北大核心 2004年第3期298-301,共4页
 讨论了目前各种先进的采样/保持电路结构,基于底极板(BottomPlate)采样技术和引导开关技术,设计了一种新型的全差分开关电容双采样保持放大器,有效地消除了电荷注入和时钟馈通效应,并保证了较高的单位增益频率、采样速率和信号建立时...  讨论了目前各种先进的采样/保持电路结构,基于底极板(BottomPlate)采样技术和引导开关技术,设计了一种新型的全差分开关电容双采样保持放大器,有效地消除了电荷注入和时钟馈通效应,并保证了较高的单位增益频率、采样速率和信号建立时间。电路设计基于TSMC0.35μmCMOS工艺Bsim3模型,并采用Hspice工具对设计进行了仿真验证。 展开更多
关键词 模拟/数字转换器 采样保持电路 全差分 引导开关技术 采样速率
下载PDF
基于共源共栅反相器的极低功耗Sigma-Delta调制器设计 被引量:2
11
作者 陈铖颖 陈黎明 +1 位作者 黄新栋 张宏怡 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2018年第6期1068-1072,1080,共6页
为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Si... 为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Sigma-Delta调制器的跨导放大器(DTA),有效降低了电路功耗.电路采用SMIC 0.13μm 1P8M混合信号工艺实现,测试结果表明,在供电电压为0.6V、时钟频率为256kHz、信号带宽为500 Hz内,Sigma-Delta调制器输出信号最大信噪失真比为69.7dB,有效精度为11.3bit,功耗仅为5.07μW. 展开更多
关键词 低功耗 共源共栅反相器 栅压自举开关 SIGMA-DELTA调制器
下载PDF
10bit 20MS/s流水线模数转换器设计 被引量:2
12
作者 卫宝跃 周玉梅 +2 位作者 范军 胡晓宇 陈利杰 《固体电子学研究与进展》 CAS CSCD 北大核心 2010年第1期114-118,共5页
设计了一个20MHz采样率,10bit精度流水线模数转换器。采用新颖的栅压自举开关,使电路在输入信号频率很高时仍具有良好的动态性能;用MATLAB仿真增益增强型运算放大器在不同反馈因子下闭环零、极点特性,提出了使大信号建立时间最短的主运... 设计了一个20MHz采样率,10bit精度流水线模数转换器。采用新颖的栅压自举开关,使电路在输入信号频率很高时仍具有良好的动态性能;用MATLAB仿真增益增强型运算放大器在不同反馈因子下闭环零、极点特性,提出了使大信号建立时间最短的主运放、辅助运放单位增益带宽和相位裕度范围。采用SMIC0.35μm2P4M工艺流片验证,20MHz采样率,2.1MHz输入信号下,SFDR=73dBc,ENOB=9.18bit。 展开更多
关键词 模数转换器 自举开关 增益增强型运算放大器 极点分析
下载PDF
低电压低功耗带通Sigma Delta调制器的设计 被引量:3
13
作者 程剑平 朱卓娅 魏同立 《电子学报》 EI CAS CSCD 北大核心 2005年第11期2051-2055,共5页
本文设计了一种符合双标准接收机要求的一位四阶带通调制器.为了实现低电压低功耗设计的要求,改进了调制器结构,并进行了从系统到电路模块的优化.采用0.35μm CMOS工艺,Hspice和Matlab联合模拟表明:在2V电源电压下,调制器在GSM和WCDMA... 本文设计了一种符合双标准接收机要求的一位四阶带通调制器.为了实现低电压低功耗设计的要求,改进了调制器结构,并进行了从系统到电路模块的优化.采用0.35μm CMOS工艺,Hspice和Matlab联合模拟表明:在2V电源电压下,调制器在GSM和WCDMA系统中的DR分别为86dB和36dB,而功耗仅为10.5mW和12mW. 展开更多
关键词 带通∑Δ调制 低功耗 低电压运放 自举开关
下载PDF
一种新型高线性度CMOS自举采样开关 被引量:2
14
作者 张跃龙 李儒章 冯树 《微电子学》 CAS CSCD 北大核心 2011年第6期799-802,809,共5页
分析了采样开关中非线性的来源,以及传统自举采样开关的弊端,提出了一种新型高线性度CMOS自举采样开关电路结构。相比传统自举采样开关,新型电路可以将阈值电压随输入信号变化引入的非线性减至最小。采用0.18μm标准CMOS工艺,在Cadence ... 分析了采样开关中非线性的来源,以及传统自举采样开关的弊端,提出了一种新型高线性度CMOS自举采样开关电路结构。相比传统自举采样开关,新型电路可以将阈值电压随输入信号变化引入的非线性减至最小。采用0.18μm标准CMOS工艺,在Cadence Spectre环境下仿真。结果显示,当输入频率为15MHz、峰峰值为0.84V的正弦波,且采样时钟频率为30MHz时,采样开关的无杂散动态范围达到93dB,较之传统自举采样开关提高了近20dB。 展开更多
关键词 CMOS 自举采样开关 非线性 无杂散动态范围
下载PDF
一种逐次逼近寄存器型模数转换器 被引量:3
15
作者 石蓝 居水荣 +1 位作者 丁瑞雪 朱樟明 《半导体技术》 CAS 北大核心 2020年第12期916-923,共8页
设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保... 设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保采样保持电路性能的同时提高了其可靠性;提出了一种新颖的正反馈结构的动态逻辑单元,并应用在逐次逼近逻辑电路中,在降低功耗的同时消除了误码问题;改进了共模电平产生电路结构,提高了共模电平的产生速度和稳定性。电路采用0.18μm DB S-BCD工艺设计实现,芯片面积约为360μm×560μm,10 bit分辨率模式下的功耗和信噪失真比(SNRD)分别为21.1μW和58.64 dB。 展开更多
关键词 模数转换器(ADC) 逐次逼近寄存器(SAR) 比较器 自举开关 动态逻辑单元 共模电平
下载PDF
一种运用于高速ADC的采样保持电路设计 被引量:3
16
作者 蔡坤明 丁扣宝 +1 位作者 罗豪 韩雁 《电路与系统学报》 CSCD 北大核心 2010年第3期35-38,共4页
设计了一种用于Pipelined ADCs中的前置采样保持电路。从理论上推导了12bit、100MHz的模数转换器对采样保持电路各个子电路的性能指标要求,按此要求设计了增益增强型运放、自举开关等子电路。基于SMIC0.13μm,3.3V工艺,Spectre仿真结果... 设计了一种用于Pipelined ADCs中的前置采样保持电路。从理论上推导了12bit、100MHz的模数转换器对采样保持电路各个子电路的性能指标要求,按此要求设计了增益增强型运放、自举开关等子电路。基于SMIC0.13μm,3.3V工艺,Spectre仿真结果表明,在采样频率为100MS/s,输入信号频率为9.7656M时实现了81.9dB的信噪失真比(SINAD)和13.3位的有效位数(ENOB),无杂散动态范围(SFDR)可达94.9dB,功耗仅为24mW。输入直到奈奎斯特频率,仍能保持81.5dB的信噪失真比和13.2位的有效位数,SFDR可达到92.67dB。 展开更多
关键词 采样保持 增益增强性运放 自举开关
下载PDF
0.25 μm CMOS工艺10位150 MHz流水线型ADC设计 被引量:2
17
作者 阳辉 何怡刚 黄姣英 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2010年第8期45-48,共4页
采用流水线结构完成了一个10位精度150MHz采样率的模数转换器的设计.通过采用动态比较器降低电路的功耗.在采样保持电路中使用一种新颖的自举开关,可减小失真,使得电路在输入信号频率很高时仍具有很好的动态性能.芯片采用台积电(TSMC)0... 采用流水线结构完成了一个10位精度150MHz采样率的模数转换器的设计.通过采用动态比较器降低电路的功耗.在采样保持电路中使用一种新颖的自举开关,可减小失真,使得电路在输入信号频率很高时仍具有很好的动态性能.芯片采用台积电(TSMC)0.25μm CMOS工艺,其有效面积为2.8mm2.测试结果表明,最大积分非线性误差和微分非线性误差分别为1.15LSB和0.75LSB;在150MHz采样率下,对80MHz信号转换的无杂散动态范围为52.4dB;功耗为97mW. 展开更多
关键词 模数转换器 流水线 自举开关 低功耗
下载PDF
适用于中频采样的CMOS自举采样开关 被引量:2
18
作者 钱宏文 朱燕君 +1 位作者 季惠才 陈珍海 《中国电子科学研究院学报》 2013年第2期209-212,共4页
分析了影响CMOS采样开关性能的非理想因素,针对中频采样A/D转换器对采样开关特性的要求,改进得到了一种新型的CMOS自举采样开关。较之传统栅压自举开关,此新型MOS采样开关能够消除由于阈值电压随输入信号变化所产生的非线性。基于0.18μ... 分析了影响CMOS采样开关性能的非理想因素,针对中频采样A/D转换器对采样开关特性的要求,改进得到了一种新型的CMOS自举采样开关。较之传统栅压自举开关,此新型MOS采样开关能够消除由于阈值电压随输入信号变化所产生的非线性。基于0.18μm标准CMOS数模混合工艺对电路进行了模拟,模拟结果显示,在输入信号为2.39 MHz正弦波,峰峰值为2 V,采样时钟频率为100 MHz时,开关的无杂散动态范围达到116.7 dB,较之传统自举采样开关提高了15dB左右。试验结果表明该栅增压电路非常适用于高速中频采样。 展开更多
关键词 模数转换器 中频采样 栅压自举开关 MOS开关
下载PDF
一种新型双通道MOS开关栅压自举电路 被引量:6
19
作者 景鑫 庄奕琪 +2 位作者 汤华莲 张丽 杜永乾 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2014年第3期138-144,共7页
设计了一种新的低压、高速、高线性度的双通道MOS开关栅压自举电路,该电路采用同时自举NMOS和PMOS的并行结构,不但降低了MOS开关的导通电阻值,同时在输入信号的全摆幅范围内实现了常数的导通电阻;考虑了器件可靠性要求且与标准的CMOS工... 设计了一种新的低压、高速、高线性度的双通道MOS开关栅压自举电路,该电路采用同时自举NMOS和PMOS的并行结构,不但降低了MOS开关的导通电阻值,同时在输入信号的全摆幅范围内实现了常数的导通电阻;考虑了器件可靠性要求且与标准的CMOS工艺技术兼容.采用0.13μm CMOS工艺和1.2V工作电压的仿真实验表明,提出开关的导通电阻在全摆幅输入信号范围内的变化量小于4.3%;在采样频率为100MHz,输入峰峰值为1V,输入频率为100MHz时,提出开关的总谐波失真达到-88.33dB,较之传统的NMOS自举开关以及标准的CMOS传输门开关,分别提高了约-14.8dB和-29dB.设计的开关可应用于低压、高速高精度的开关电容电路中. 展开更多
关键词 自举电路 线性 CMOS开关 常数导通电阻 电荷泵 开关电容电路 低电压
下载PDF
12位100MSPS CMOS双采样/保持电路 被引量:1
20
作者 陈达 于奇 +3 位作者 吴霜毅 宁宁 伍翠萍 王浩娟 《微电子学》 CAS CSCD 北大核心 2007年第6期848-851,856,共5页
提出了一种基于时间交织原理的双采样/保持电路;分析了其相比于传统单采样技术实现高速度、高精度,同时降低功耗的优点。设计的栅压自举开关有效提高了采样的线性度。另外,为满足双采样技术的特殊应用,设计了带双边型开关电容共模反馈... 提出了一种基于时间交织原理的双采样/保持电路;分析了其相比于传统单采样技术实现高速度、高精度,同时降低功耗的优点。设计的栅压自举开关有效提高了采样的线性度。另外,为满足双采样技术的特殊应用,设计了带双边型开关电容共模反馈的全差分运放。采用SMIC0.18μmCMOS工艺仿真设计的双采样/保持电路可实现12位采样精度、100 MSPS采样速率、92.34 dB线性度和29 mW功耗的高性能。 展开更多
关键词 双采样/保持电路 栅压自举开关 双边型开关电容 共模反馈
下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部