一种开关电流电路时钟馈通的补偿技术

提出一种开关电流电路时钟馈通的补偿技术 .这种技术可以同时取消误差电流中的常数项和信号关联项 .在相同工艺条件下的 HSPICE仿真结果表明 :文中提出的时钟馈通补偿技术的开关电流存储单元与基本的开关电流存储单元相比 ,误差电流减小了 10 0倍 .

Flip-around结构高速采样保持电路的设计

分析了Flip-around结构采样保持电路产生失真的原因。采用增加哑开关管的自举开关,消除与输入有关的电荷注入和时钟馈通;采用增益增强技术,提高运算放大器的直流增益,并通过调整辅助运放的负载电容大小,实现主运放建立时间特性的优化。设计了一个Flip-around结构的高速采样保持电路;对电路各模块进行了功能仿真,给出了整个采样保持电路的仿真结果。

一种用于14bit 50MHz流水线模数转换器的CMOS采样开关

分析了影响CMOS采样开关性能的非理想因素,针对14bit50MHzA/D转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加dummy开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系.基于SMIC0.25μm标准CMOS数模混合工艺,采用Hspice对电路进行了模拟.模拟结果显示,在输入信号为23.3MHz正弦波,峰峰值为2V,采样时钟频率为50MHz,时钟上升/下降时间为0.1ns时,无杂散动态范围达到92dB,信噪失真比达到83dB;同时时钟馈通效应造成的保持误差由5.5mV降为90μV.这种具有时钟馈通补偿结构的采样开关特别适用于高速高分辨率模数转换器.

一种高速高宽带主从式采样保持电路

基于0.13μm SiGe BiCMOS工艺设计并实现了一种新型高速高宽带主从式采样保持电路.该电路采用PMOS源极跟随器作输入级实现了直流耦合,使得低频、低偏置电压信号也可以被正常采样.采用Cherry-Hooper放大器将带宽提升至18GHz.通过主从式采样结构和交叉耦合电容消除了信号馈通,使用互补三极管抵消了时钟馈通的影响,将无杂散动态范围控制在33~38dB.对比结果表明,这种设计方案在带宽方面具有较大的优势,并且具有较高的采样率.

实现Folded-Cascode放大器快速建立的时钟馈通频率补偿(英文)

基于有源开关电容网络二阶系统最小建立时间( MST)理论和阶跃响应分析,提出了一种用于Folded-Cas-code放大器的频率补偿新方法,即通过MOS电容引入时钟馈通以调整电路阻尼因子η,使其达到MST状态,从而实现快速建立.研究结果表明,补偿后放大器的建立时间缩短了22·7%;当负载电容从0·5变化至2·5pF,其建立时间从3·62ns近似线性地增长到4·46ns ;将采用该补偿方法的放大器应用于可变增益( VGA)系统,当闭环增益变化时,仅需调整MOS电容值仍可实现对应状态下的快速建立.

实现折叠共栅共源运放MST的时钟馈通频率补偿方法

该文基于二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种新型的时钟馈通频率补偿方法。该方法通过MOS电容引入时钟馈通进行频率补偿,无需对运放结构和参数进行调整。在Cadence ADE仿真环境下运用SMIC 0.35μm 2P3M Polyside Si CMOS模型参数,对折叠共源共栅放大器进行了模拟分析。结果表明,补偿后的运放实现了MST状态,并缩短了建立时间22.7%,提高了其响应速度。在0.5pF^2.5pF负载电容范围内,其建立时间近似线性变化,且对应每一负载电容值均达到MST状态。该方法可望应用于高速有源开关电容网络及其相关领域。

一种新型高性能开关电流存储单元的设计

利用一种新技术,在低压(1.8 V)条件下,设计了一种高性能的开关电流(SI)存储单元电路。该电路通过在基本存储单元基础上增加一个电压反转跟随器电路(FVF),从存储晶体管的输入端直接消除时钟馈通(CFT)误差电压,从而阻止了电流误差的产生,使得输出端的CFT误差电流降为原来的6%,并通过Hspice给出了仿真结果。结果表明所设计的电路方案正确有效。

高性能开关电流存储单元的设计及应用

对第一代开关电流存储单元产生的时钟馈通误差做了合理的近似分析,设计了一种高性能开关电流存储单元。该电路仅在原存储单元的基础上增加了一个MOS管,使误差降为原来的4%,是同类研究中最简单的结构。用它构造的双线性积分器性能良好,可作为滤波器、Σ-△调制器等系统的基本模块。

一种用于流水线ADC中的全差分运算放大器

在数模转换放大器优化设计的研究中,基于CMOS 0.18um工艺,设计了一种用于流水线ADC的两级全差分运算放大器。上述运算放大器由套筒式输入级和共源增益级构成,针对相位裕度和建立时间分别进行了米勒补偿和时钟馈通频率补偿,最重要的是采用了一种稳定的共模反馈结构。经仿真可得,在1.8V电源电压和2pF负载下,运放的直流增益为81.09dB,单位增益带宽为792.1MHz,相位裕度为47.98°,建立时间为39.12ns。运放具有较高增益、足够的相位裕度和较小的建立时间,非常适合用于高精度流水线ADC的级间增益电路和采样保持电路。

开关电流电路及其误差分析

开关电流(SI)技术是有望取代开关电容技术的一种新的采样数据技术。首先介绍了开关电流技术的概念及优点,然后以SI电路基本存储单元为例分析了开关电流电路中可能存在的误差。最后,针对电路中存在的失配误差、传输误差、噪声误差及电荷注入误差等提出了一些解决方法,如S2I技术等。

非线性直流增益对Delta-Sigmal开关电容调制器的影响

现有的Delta-Sigmal开关电容调制器模型中,没有考虑积分器的有限直流增益(DCG)非线性因素.通过对非线性DCG分析、估算,给出它的分析、估算与模型.同时给出一套精确的开关电容Δ∑调制器的行为级模型.该模型同时考虑了噪声(开关与运放的热噪声)、时钟抖动,以及非理想情况下,积分器与运放的有限直流增益与单位增益带宽等因素.通过对二阶调制器行为级模型的仿真,验证了非线性有限直流增益会使调制器的输出谐波失真、背景噪声急剧增加,加剧了调制器在行为级上的不可预测性.

一种新型的开关电容阵列结构

作者针对开关电容阵列（SwitchedCapacitorArray，简称SCA）在高能物理实验中的应用进行了细致的研究提出了一种新型开关电容阵列结构，有效地改善时钟馈漏对存储精度的影响和读出运放的失调对读出精度的影响，并且专门设计了一种能够实现“轨到轨”应用的读出运放在电路设计和模拟的基础上，采用1．2μmN阱双层金属双层多晶CMOS工艺进行了该数模混合电路试验样片的全定制版图设计，并进行了工艺流水测试结果表明，作者所设计的SCA芯片成功地实现了所设想的功能，最高采样率为180MHz，采样率6MHz时的直流增益为0．99，非线性度为0．02％

高精度开关电流存储单元的设计

基于0.18-μm 1.8VCMOS标准工艺,设计了一个高精度开关电流存储单元。通过设置存储晶体管工作于线性区,并结合虚拟开关等技术,降低了由阈值电压失配和时钟馈通所产生的谐波失真,有效消除了增益误差和漂移误差。利用Spectre仿真器,对版图进行后仿真验证。当输入信号频率为200kHz、幅度为5μA、采样频率为5MHz时,误差仅为0.5%,输入信号幅度低至1μA时,误差依然低于1%。仿真结果表明,电路具有高精度,可作为滤波器、Σ-Δ调制器等系统的基本模块。

基于高频延迟锁相环的高性能电荷泵的设计与研究

本文设计了一款输出频率400MHz-800MHz的高频延迟锁相环(DLL),同时详细分析了电荷泵(CHP)的工作原理和影响CHP性能的因素,然后提出了一系列解决CHP非理想效应的方法。spectre仿真显示,自补偿结构的CHP上下两路电流的匹配精度可以达到0.7%以内;CHP开关切换过程中,在滤波电容上产生的电压毛刺在280uV以内,电荷注入所导致的电压非线性误差(△V)小于14uV。

一种ADC中采用的开关电容比较器的设计

文章介绍了一款模数转换器中采用高精度开关电容结构的比较器电路的设计。该电路采用3阶放大结构,具有低失调、低功耗、精度高、易于扩展等优点。文中详细介绍了开关电容比较器的基本工作原理,分析了电路误差的产生机理,在此基础上提出了为减小失调和误差、进一步改善电路性能而采取的抑制开关电容比较器电荷注入和时钟馈通效应提高精度的具体措施。电路设计基于中微晶圆0.6μm N-WELL DPDM CMOS工艺,并使用HSPICE软件进行仿真,整个电路通过流片验证,电路参数达到设计指标,满足使用要求。