期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
14 nm工艺下基于H-Tree和clock mesh混合时钟树的研究与实现 被引量:1
1
作者 高华 李辉 《电子技术应用》 北大核心 2017年第11期34-37,42,共5页
在数字集成电路设计中,时钟信号是数据传输的基准,时钟信号作为数字芯片内部转换频率最高和布线距离最长的信号,也是数字芯片功耗的重要组成部分。为了优化数字芯片的功耗、功能和稳定性,在GF14 nm工艺下对时钟树进行优化设计,提出一种H... 在数字集成电路设计中,时钟信号是数据传输的基准,时钟信号作为数字芯片内部转换频率最高和布线距离最长的信号,也是数字芯片功耗的重要组成部分。为了优化数字芯片的功耗、功能和稳定性,在GF14 nm工艺下对时钟树进行优化设计,提出一种H-Tree和clock mesh相结合的混合时钟树结构的设计方法,通过clock mesh和clock spine的布局优化整体时钟树的性能和稳定性。仿真结果表明,该混合时钟树能够结构显著提升时钟树性能,有效减少布线长度、时钟偏移以及传播延迟,降低PVT等环境参数的影响。 展开更多
关键词 14 NM 时钟树综合 clock mesh H-Tree
下载PDF
基于WiFi-Mesh的车辆参数分布式测试技术研究 被引量:2
2
作者 刘慧丰 李东昌 +1 位作者 吕佳莹 崔建峰 《测试技术学报》 2023年第6期521-527,共7页
针对现有装甲车辆无线测试方法难以进行多测点同步组网测试的问题,提出了一种基于WiFi-Mesh的车辆参数分布式测试方法。基于Esp32模块进行了组网节点的硬件设计;并在此基础上,对测试节点的组网任务流程、通讯数据格式及自修复功能进行... 针对现有装甲车辆无线测试方法难以进行多测点同步组网测试的问题,提出了一种基于WiFi-Mesh的车辆参数分布式测试方法。基于Esp32模块进行了组网节点的硬件设计;并在此基础上,对测试节点的组网任务流程、通讯数据格式及自修复功能进行了设计实现;同时,为了保证多测点间的测试时钟同步,利用TPSN算法,实现了Mesh网络的时钟同步设计。实验测试表明,构建的Mesh网络可以实现快速组网,所形成的网络拓扑结构稳定;网络中10 m距离内无遮挡的两点之间传输速率可达1.3 Mbps,时间同步的精度在1 ms之内,能够满足现场测试需求。 展开更多
关键词 综合传动装置 WiFi-mesh 时钟同步 TPSN
下载PDF
片上偏差模型下Mesh结构时钟网络性能不确定性的分析 被引量:3
3
作者 杨梁 范宝峡 赵继业 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2010年第11期2045-2052,共8页
由于多驱动及回路特征使得Mesh结构时钟网络分析较为复杂,现有的定性或定量分析方法都难以针对具体Mesh结构设计寻求到准确的时钟不确定性约束,为此提出基于Mesh结构在片波动简化模型的时钟不确定性的遗传算法求解方法.首先将众多片上... 由于多驱动及回路特征使得Mesh结构时钟网络分析较为复杂,现有的定性或定量分析方法都难以针对具体Mesh结构设计寻求到准确的时钟不确定性约束,为此提出基于Mesh结构在片波动简化模型的时钟不确定性的遗传算法求解方法.首先将众多片上偏差源转化为单级延迟概率密度分布,然后进行多级传播叠加为Mesh结构末级驱动点延迟分布,进而缩减变量数目,合理分离时钟网络中树形结构和Mesh结构.在此基础上,借助遗传算法的全局趋优搜索能力来求解Mesh结构性能不确定性问题,以得到更为合理的时序裕量估算.与传统的蒙特卡洛分析方法及定性解析分析方法相比,基于65nm工艺的仿真实验结果证明了该方法的有效性. 展开更多
关键词 片上偏差 mesh结构 时钟网络分析 时钟不确定性 蒙特卡洛分析 遗传算法
下载PDF
片上波动影响下的Mesh结构时钟系统的性能分析方法 被引量:1
4
作者 王昊 杨梁 《高技术通讯》 北大核心 2017年第7期587-595,共9页
考虑到片上波动对Mesh结构时钟系统的影响,提出了一种基于统计理论的时钟系统性能分析方法。该方法的核心思想是在真实的解析函数难以求解的情况下,采用统计分析方法对该函数进行拟合。从两方面着手研究:如何拟合时钟偏差的概率分布;如... 考虑到片上波动对Mesh结构时钟系统的影响,提出了一种基于统计理论的时钟系统性能分析方法。该方法的核心思想是在真实的解析函数难以求解的情况下,采用统计分析方法对该函数进行拟合。从两方面着手研究:如何拟合时钟偏差的概率分布;如何拟合前驱动层时钟路径的时延对时钟偏差的影响。实验证明,时钟偏差的概率分布可用正态分布拟合,而前驱动层时钟路径的时延与时钟偏差的关系可采用多元线性回归模型进行拟合。因此,这套拟合方法使设计人员能够通过正态分布的概率分布函数评估不确定性约束是否合理;在设计后期,根据多元线性回归模型调节优化前驱动层,提高时钟系统的性能。 展开更多
关键词 时钟mesh 正态分布 多元线性回归 片上波动
下载PDF
DTRC:针对变频时钟功耗优化片上谐振网络 被引量:1
5
作者 贾柯 陈烨波 +2 位作者 王成 杨梁 王剑 《高技术通讯》 CAS 2023年第5期447-458,共12页
针对片上谐振时钟网络在变频环境下功耗优化能力减弱问题,提出了一种基于可调数字延时控制单元的谐振时钟网络结构———关断调节式谐振时钟电路(DTRC),该结构可有效改善谐振电路在变频环境下的整体功耗优化情况。产生这一问题的根本原... 针对片上谐振时钟网络在变频环境下功耗优化能力减弱问题,提出了一种基于可调数字延时控制单元的谐振时钟网络结构———关断调节式谐振时钟电路(DTRC),该结构可有效改善谐振电路在变频环境下的整体功耗优化情况。产生这一问题的根本原因是在系统电感和电容值确定后,电路本征谐振频率固定,对于传统结构,当时钟工作频率偏移谐振频率,谐振电路功耗优化能力减弱,甚至恶化。本文在12 nm Fin-FET工艺下实现完整时钟分布网络(CDN),后仿结果表明,通过调整谐振电路驱动单元关断时间,在时钟1~5 GHz频率范围内,相比传统无谐振电路实现18%~46%功耗优化,相比已有谐振时钟电路实现13%~54%功耗优化。 展开更多
关键词 谐振时钟 低功耗电路 动态频率调整(DFS) mesh 时钟分布网络(CDN)
下载PDF
同步数字系统时钟分布及偏斜补偿技术研究 被引量:3
6
作者 冀蓉 曾献君 +1 位作者 陈亮 张峻峰 《计算机工程与科学》 CSCD 北大核心 2009年第3期135-138,共4页
本文从时钟系统的两个主要参数——时钟偏斜和抖动对系统性能的影响入手,对现有的高性能VLSI同步数字系统中的时钟分布网络和偏斜补偿技术进行了研究和分类,并从体系结构、偏斜补偿的精度、抖动、功耗以及实现的难易度等方面对各种补偿... 本文从时钟系统的两个主要参数——时钟偏斜和抖动对系统性能的影响入手,对现有的高性能VLSI同步数字系统中的时钟分布网络和偏斜补偿技术进行了研究和分类,并从体系结构、偏斜补偿的精度、抖动、功耗以及实现的难易度等方面对各种补偿技术进行了比较和分析。 展开更多
关键词 时钟分布 时钟偏斜 时钟抖动 网格 时钟补偿
下载PDF
新型双压力角渐开线钟表齿轮 被引量:1
7
作者 陈晓英 陈文华 《轻工机械》 CAS 2008年第1期28-30,共3页
在计时仪器中,仪表齿轮性能直接决定了计时准确性。目前计时仪器中广泛采用仪表圆弧齿轮,其加工刀具的刃口为复杂曲线,成形较为困难,不利于刀具制造。文章利用渐开线刀具的齿廓为直线,刃口成形容易的特点,根据钟表齿轮的传动要求,提出... 在计时仪器中,仪表齿轮性能直接决定了计时准确性。目前计时仪器中广泛采用仪表圆弧齿轮,其加工刀具的刃口为复杂曲线,成形较为困难,不利于刀具制造。文章利用渐开线刀具的齿廓为直线,刃口成形容易的特点,根据钟表齿轮的传动要求,提出了一种双压力角渐开线齿形,即将轮片的齿廓设计为具有拐点的齿形,以减小进啮角,提高进啮点的啮合效率。 展开更多
关键词 钟表齿轮 啮合过程 双压力角渐开线齿形
下载PDF
时钟网格与时钟树设计方法对比研究
8
作者 李春伟 《电子设计工程》 2012年第7期32-33,37,共3页
基于片上偏差对芯片性能的影响,分析对比了时钟树设计与时钟网格设计,重点分析了时钟网格抗OCV影响的优点,并利用实际电路应用两种方法分别进行设计对比,通过结果分析,验证了理论分析的正确性,证明在抗OCV及时序优化时钟网格方法具有很... 基于片上偏差对芯片性能的影响,分析对比了时钟树设计与时钟网格设计,重点分析了时钟网格抗OCV影响的优点,并利用实际电路应用两种方法分别进行设计对比,通过结果分析,验证了理论分析的正确性,证明在抗OCV及时序优化时钟网格方法具有很大的优势。 展开更多
关键词 时钟树 时钟网格 片上偏差 时钟偏移
下载PDF
Physical Implementation of the Eight-Core Godson-3B Microprocessor
9
作者 王茹 范宝峡 +7 位作者 杨梁 高燕萍 刘动 肖斌 王江嵋 张译夫 王宏 胡伟武 《Journal of Computer Science & Technology》 SCIE EI CSCD 2011年第3期520-527,共8页
The Godson-3B processor is a powerful processor designed for high performance servers including Dawning Servers. It offers significantly improved performance over previous Godson-3 series CPUs by incorporating eight C... The Godson-3B processor is a powerful processor designed for high performance servers including Dawning Servers. It offers significantly improved performance over previous Godson-3 series CPUs by incorporating eight CPU cores and vector computing units. It contains 582.6 M transistors within 300 mm2 area in 65 nm technology and is implemented in parallel with full hierarchical design flows. In Godson-3B, advanced clock distribution mechanisms including GALS (Globally Asynchronous Locally Synchronous) and clock mesh are adopted to obtain an OCV tolerable clock network. Custom-designed de-skew modules are also implemented to afford further latency balance after fabrication. The power reduction of Godson- 3B is maintained by MLMM (Multi Level Multi Mode) clock gating and multi-threshold-voltage cells substitution schemes. The highest frequency of Godson-3B is 1.05 GHz and the peak performance is 128 GFlops (double-precision) or 256 GFlops (single-precision) with 40 W power consumption. 展开更多
关键词 physical implementation hierarchical design flow GALS clock mesh low power
原文传递
容工艺偏差的低偏斜层次化时钟网络设计
10
作者 王晓 柯希明 《中国科学:信息科学》 CSCD 北大核心 2015年第4期548-559,共12页
针对超深亚微米工艺出现的新特点,基于对称"H树"型全局时钟网络加区域化的"Mesh"时钟网格的混合时钟结构,实现了不同于传统全局Mesh结构的树形驱动本地网格层次化时钟分布网络.实验表明,该网络具有极低的偏斜和高... 针对超深亚微米工艺出现的新特点,基于对称"H树"型全局时钟网络加区域化的"Mesh"时钟网格的混合时钟结构,实现了不同于传统全局Mesh结构的树形驱动本地网格层次化时钟分布网络.实验表明,该网络具有极低的偏斜和高工艺偏差容忍度,其总的时钟偏斜可控制在10 ps以内,其时钟偏斜随工艺变化值与设计值的偏差在10%的数量级上,极有利于高性能微处理器处理核心的时序设计. 展开更多
关键词 H树 mesh 时钟分布网络 时钟偏斜 工艺偏差容忍度
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部