高速通信系统中并行CRC计算及电路实现

针对高位宽数据情况下的循环冗余校验码(Cyclic Redundancy Code, CRC)电路计算工作频率较低以及资源占用过多的问题,设计并实现了一种并行CRC计算方法。该方法将CRC计算拆分为数据CRC计算和余数CRC计算两个部分,余数CRC计算由多个余数CRC计算模块级联完成,数据CRC计算模块由固定逻辑表达式实现,对二者计算结果做模二加法即得到CRC计算结果。根据数据长度选择相应的数据CRC计算模块和余数CRC计算模块的组合,以适应高位宽可变数据长度的CRC计算。以100 Gbps远程直接数据存取(Remote Direct Memory Access, RDMA)通信系统中的1 024 bits数据位宽CRC-32的计算为例,在VCU118开发板上实现了该算法的硬件电路。实验结果表明,所提设计仅使用4 760个查找表和2 658个触发器,整个系统带宽最高可达97.85 Gbps,最高工作频率可达326 MHz。与其他相关方法相比,提出的方法具有较高的工作频率且资源占用较少。

ADC参数对光栅莫尔信号细分影响研究

莫尔信号细分是光栅传感器应用的必要环节,幅值分割法是实现莫尔信号细分的重要手段。为减小信号质量对细分结果造成的影响,误差补偿成为细分实现过程中必不可少的单元。本文针对数字式幅值细分方法开展研究,针对ADC参数对光栅莫尔信号误差补偿和细分效果的影响进行分析,建立ADC参数与莫尔信号直流补偿、幅值补偿和细分倍数之间的量化模型,设计并开展了直流和幅值补偿效果实验。研究结果表明:不同位宽的ADC对莫尔信号误差补偿和细分效果的影响不同,在本文模型的基础上,ADC位宽应提高1 bit^2 bit。研究成果对于莫尔信号数字式幅值分割细分系统的工程实现具有一定的指导意义和参考价值。

伪码引信瞄准式欺骗性干扰机干扰效果的影响因素研究

伪码引信已广泛地应用在舰空导弹和地空导弹中,因此研究如何有效地干扰该引信十分必要。首先给出了瞄准式欺骗性干扰机的实现原理框图,介绍了主要部件的硬件电路实现,包括伪码引信信号的解调、伪码序列识别、干扰波形的调制发射等。重点研究了误码、码元宽度误差和延迟误差各自单独存在时对干扰机干扰效果的影响,得出了在成功干扰情况下各自所允许的最大值。最后分析了上述影响因素的产生原因,并给出了相应的减小方法。

宽带通信芯片中级联积分梳状插值滤波器的优化设计

级联积分梳状(CIC)滤波器由于其结构简单、高效等优点,经常作为宽带通信芯片中的抽取器或插值器。随着通信系统以及超大规模集成电路的发展,芯片集成密度越来越高,需要对芯片中关键模块积分梳状滤波器进行面积的优化。为此,设计一种应用于无线宽带射频芯片的CIC插值滤波器。通过位宽优化方法减少滤波器内部节点位宽,并在增益校正部分采用输出截位后的正则有符号数字量编码乘法代替全位宽二进制补码乘法。实验结果表明,与优化前的CIC插值滤波器相比,该滤波器的电路面积可优化58%左右。

全数字ADC设计与仿真

微电子系统的全数字化集成旨在降低工艺成本。基于全数字CMOS门技术设计实现的ADC芯片,具有功耗低的特点,原理分类为压控振荡与并行神经网络两大类。区别于非门环路振荡技术,我们选择施密特非门振荡器实现压频转换模块,仿真该模块的频率、温度、功耗以及后续计数编码的位宽等指标。研究结果是该模块具有良好的温度适应能力(0.187Hz/℃)和超低功耗(400μW)等优点。本工作为准全数字化ADC设计仿真贡献了实验数据积累。

一种以太网通信芯片的优先级编码方法

随着网络应用的不断丰富,包括路由、QoS保障等在内的复杂业务对以太网通信设备的数据检索匹配能力提出了更高的要求,因此基于内容可寻址存储器(Content Addressalle Memory,CAM)的以太网通信芯片及其数据查找机制成为研究的热点。然而此类通信芯片存储器所使用的优先级编码及检索方法大多针对固定位宽数据,难以支持新业务对多种位宽数据进行灵活检索的需求。针对这一问题,提出了一种以太网通信芯片的优先级编码方法,使得CAM支持适应多种查找模式。通过比较,该方法能使以太网通信芯片具有更多位宽数据的搜索能力,同时减少对线道的要求。