THE DESIGN OF BALANCED AMPLIFIER BASED ON COMMON-MODE FEEDBACK

The balanced operational amplifier including its merits and designing methods is discussed by comparing its performance to a conventional differential output amplifier when used in a single balanced stage. A balanced OTA circuit design is also presented.

一种高速多级全差分放大器设计

设计了一款基于互补双极工艺的高带宽和低噪声全差分放大器,可实现全差分或单端转差分功能。提出了一种H型桥式输入结构,可实现高摆率、低失真;此外,放大器通过内部共模反馈环路将共模信号反馈到两个增益级,实现差分输出共模电平的调整,使高速全差分放大器特别适合于高速高精度模数转换器(ADC)输入信号的缓冲和放大。放大器内部跨导线性环为AB类输出级提供有效偏置,减小输出级失真的同时提供高动态范围。基于EDA工具进行了放大器电路和版图设计,后仿结果表明,在±5 V电源供电下,放大器-3 dB带宽达到366 MHz,压摆率大于1150 V/μs,输入电压噪声小于10nV/√Hz,输入失调电压在±1 mV内。

一种应用于I/O组的高性能LVDS驱动器

为了满足高速率、大吞吐量的数据传输需求,设计了一种可应用于I/O组的高性能低压差分信号(Lowvoltage differential signal, LVDS)驱动器。LVDS驱动器由偏置电路和驱动电路两部分构成。其中偏置电路可同时为多个驱动电路提供偏置信号,便于I/O组集成设计,提高了同组LVDS驱动器的一致性,并且偏置电路在传统LVDS驱动器结构的基础上,加入共模反馈电路,减小了工艺、电压、温度对输出共模电压的影响,提高了稳定性。驱动电路与偏置电路结构和尺寸相同,但无共模反馈。LVDS驱动器采用16 nm标准CMOS工艺设计。测试结果表明,该驱动器的传输速率为2 Gb/s,输出差分信号摆幅为0.35 V,共模电压为1.25 V。

一种采用增益增强方法的CMOS全差分运算放大器

设计了一种全差分、增益增强CMOS运算放大器。该放大器由三个折叠式共源共栅运算 放大器组成,可用于12位40 MHz采样频率的流水线A／D转换器。详细分析了折叠式共源共栅运 算放大器中由增加增益增强电路产生的零极点对。该放大器在0.35μm CMOS工艺中开环增益为 112 dB,单位增益带宽为494 MHz。

高性能全差分运算放大器设计

为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,共模抑制比为323.24dB,相位裕度为46°。该运放可以运用于低压电路、高精度A/D转换器等。

一种适用于D类音频功放的全差分运算放大器

介绍了一种应用于超低EMI无滤波D类音频功放的全差分运算放大器结构,可构成积分器,起滤除高次谐波的作用。该运算放大器采用两级结构来获得高增益,第一级为折叠共源共栅,偏置电路采用反馈结构,给整个运算放大器提供偏置电流,从而提高电路的电源抑制比;采用伪AB类输出级提高运放的瞬态响应,稳定运放输出。仿真结果表明,该电路具有良好的性能:增益为113dB,相位裕度为67°;单位增益带宽为1.9MHz,共模抑制比为160dB,电源抑制比为82.7dB;共模反馈环路增益为120dB,相位裕度为62°。

一种增益增强型套筒式运算放大器的设计

设计了一种用于高速ADC中的全差分套筒式运算放大器。从ADC的应用指标出发,确定了设计目标,利用开关电容共模反馈、增益增强等技术实现了一个可用于12bit精度、100MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器。基于SMIC0.13μm,3.3V工艺,Spectre仿真结果表明,该运放可以达到105.8dB的增益,单位增益带宽达到983.6MHz,而功耗仅为26.2mW。运放在4ns的时间内可以达到0.01%的建立精度,满足系统设计要求。

一种高速LVDS驱动电路的设计

介绍了一种采用0.18μm CMOS工艺制作的高速(500 MHz)LVDS驱动电路。分析了开关时序和共模反馈对电路的影响,采用开关控制信号整形电路和基于"主-从"结构的共模设置电路,得到适当的开关时序和较好的共模电平设置,使LVDS输出电路具有更小的过冲电压和更稳定的共模电平。该LVDS驱动电路用于1 GHz 14位高速D/A转换器芯片。样品电路测试结果表明,输出速率在500 MHz时,LVDS驱动电路的指标满足IEEE-1596 reduced range link标准。

超过100dB SFDR的1.2V 14位20M采样保持放大器

设计了适用于14位20M流水线型模数转换器的采样保持电路.该电路采用了伪差分嵌套增益增强CMOS运算放大器,该运放的增益在各个corner及温度下都高于130dB,从而保证了采样保持电路的精度.在TSMC 0.13μm CMOS工艺下,仿真结果显示,该采样保持电路能够达到高于100dB的SFDR,完全满足14位的精度要求.

全差分可调频率四阶Chebyshev滤波器的实现

提出了一种新的全差分运算放大器,该运算放大器在具有电压共模负反馈的同时还具有电流共模负反馈,能较好地稳定其工作点。通过利用MOS管工作在线性区便能作可变电阻之用的特性,设计实现了基于R-MOSFET-C运放的全差分频率连续调节的四阶Chebyshev低通滤波器。该滤波器采用台湾联电(UMC)2层多晶硅、2层金属(2P2M)5V电源电压、0.5μm CMOS工艺生产制造。其芯片面积大小为0.36mm^2,截止频率调节范围为20kHz到420kHz,输入信号频率在100kHz,2.5Vpp时的失真小于-65dB,功耗仅为16mW。

基于0.5μm CMOS工艺的高速运放

设计了高单位增益带宽积、大摆率、宽输出摆幅的运算放大器,该运算放采用了两级全差动结构.设计采用增加1个前馈放大级电路,以此产生1个左半平面零点并与第一个次极点相抵消的频率补偿方案,达到了环路稳定的要求.另外,提出一种新颖的共模反馈(CMFB)方案,使共模抑制比达到62dB,电路采用CSMC公司的0.5μm CMOS数模混合信号工艺设计并经过流片.测试结果表明,在单电源3.3 V电压下,运放的直流增益为65.5 dB,单位增益带宽积达350 MHz以及±2.7 V的输出摆幅.

无共模反馈电路的低功耗可变增益放大器

设计了一种低功耗高动态范围数字控制的可变增益放大器。提出了一种新的稳定输出共模电平的方法,在负载电阻切换的同时改变流过电阻中的电流来保持电阻上的电压降不变,从而稳定输出共模电平。该方法无需额外的共模反馈电路,降低了功耗。同时采用级间电容耦合结构解决了直流失调问题,不需要直流失调校准电路。采用TSMC 0.18μm CMOS工艺进行了电路设计和仿真。仿真结果表明,该可变增益放大器消耗的平均电流为504.7?A,?3 dB带宽大于1.16 MHz,动态范围达到了81 dB,变化步长为3 dB,增益误差小于±0.65 dB。

采用新型低成本共模反馈电路的全差分运放设计

设计应用于流水线型ADC的全差分运算放大器.运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际(SMIC)0.35μm工艺.后仿结果表明,放大器直流增益为100dB,负载为3pF时单位增益带宽为359MHz,相位裕度为68°,建立时间为12.3ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路.

一种用于流水线A/D转换器的低功耗采样/保持电路

文章介绍了一种适用于10位20 MS/s流水线A/D转换器的采样/保持(S/H)电路。该电路为开关电容结构,以0.6μm DPDM CMOS工艺实现。采用差分信号输入结构,降低对共模噪声的敏感度,共模反馈电路的设计稳定了共模输出,以达到高精度。该S/H电路采用低功耗运算跨导放大器(OTA),在5 V电源电压下,功耗仅为5 mW。基于该S/H电路的流水线A/D转换器在20 MHz采样率下,信噪比(SNR)为58dB,功耗为49mW。

一种具有极低THD值的差分运放的设计

为了减小运算放大器由于自身及外界原因存在失调导致输出波形的THD值较大的状况,文中首先介绍了全差分运算放大器的基本架构,并在此基础上采用一种新颖的选通输入方式及简单的共模反馈电路设计了一款高增益,低THD值的全差分运放.经计算且在TSMC0.6μmBCD工艺上,用Cadence、Hspice等EDA软件对设计电路进行仿真,各项指标均符合设计要求,输出波形的THD值仅为0.385%.目前该电路已成功应用在一款D类音频功率放大芯片中.

流水线模数转换器中的宽带电流型运算放大器

针对高清视频信号处理对动态范围大,运算速度快的模数转换器(ADC)的要求,提出了一种流水线宽带电流型运算放大器。该运算放大器的主放大器采用套筒式增益提高结构,辅助运算放大器用电流型放大器替代。采用电流共模反馈电路调节主运算放大器的支路电流以稳定输出共模电平;采用TSMC 0.18μm CMOS工艺设计电路。实验结果显示:辅助运算放大器采用源极输入,减小了信号主通路上的寄生电容,提高了整个运算放大器的电路速度。运算放大器的增益为83.19dB,相位裕度为61.6°,单位增益带宽为1.6GHz,功耗为9.3mW;在满幅度阶跃输入的情况下,输出建立时间小于1.83ns。将该运算放大器用于高清视频信号的流水线ADC中,实现了170MS/s,10bit精度的模数转换。同传统的电压型运算放大器相比,该运算放大器响应速度更快,功耗更低,可满足处理视频信号的要求。

一种新型低噪声放大器的结构分析与设计

将差分输出、套筒式共源共栅、并联负反馈缓冲级相结合,应用到低噪声放大器,设计出一种新型的低噪声运算放大器。给出了用SMIC 0.35μm工艺模型完成电路设计的过程;测得开环增益为60.7 dB,共模抑制比为107 dB,增益平坦带宽为92.5 kHz,噪声为6.203 nV/sqrt(Hz)。测试结果证明了设计的正确性。

可调频率跨导电容Chebyshev滤波器的设计及仿真

首先提出了一种新的跨导运放,其输入级采用了工作在线性区的MOS管作源极负反馈有源电阻实现其良好的线性度,输出级采用折叠式结构,并在电路中引入电压共模负反馈(CMFB)稳定其静态工作点。接着提出了一种新的利用开关电容技术调节跨导运放偏置电流值大小的电路,应用该电路可以精确调节跨导运放Gm值的大小,应用这些电路设计得到了四阶Chebyshev低通滤波器,并实现其频率的精确可调,0.35μm2层多晶硅,4层金属CMOS工艺Spicemodel仿真结果表明设计正确、有效。

一种用于流水线ADC中的全差分运算放大器

提出了一种高增益、高稳定性全差分运算放大器,采用稳定的共模反馈结构。该运算放大器由一个折叠式运放和一个共源增益级构成,并对运放和共模反馈环路都进行了密勒补偿,实现了运放和共模反馈环路,同时具有高增益和足够的相位裕度。经仿真可得,负载为5pf时,运放的开环增益97.64dB,单位增益带宽27.74MHz,相位裕度86.87,°输出摆幅5.1V,建立时间80ns(90%),共模反馈环路同样具有高增益和高相位裕度,非常适合用于高精度流水线式A/D转换器中的级间增益电路和采样保持电路。

截止频率精确可调跨导电容滤波器实现

提出了一种新的利用开关电容技术调节偏置电流值大小的电路,应用该电路可以精确调节跨导运放Gm值的大小。采用既具有电压共模负反馈(CMFB)电路,又同时具有工作在线性区的MOS管作源极反馈有源电阻,实现其良好线性度的跨导运放。设计了三阶椭圆函数低通滤波器,并实现其频率的精确可调。应用台积电(TSMC)2层多晶硅,4层金属(2P4M),3.3V电源电压,0.35μmCMOS工艺Spicemodel仿真得到的频响曲线与理想情况十分接近。