Design of a low-power 433/915-MHz RF front-end with a current-reuse common-gate LNA

This paper presents a wideband RF front-end with novel current-reuse wide band low noise amplifier （LNA）, current-reuse V-I converter, active double balanced mixer and transimpedance amplifier for short range device （SRD） applications. With the proposed current-reuse LNA, the DC consumption of the front-end reduces considerably while maintaining sufficient performance needed by SRD devices. The RF front-end was fabricated in 0.18μm RFCMOS process and occupies a silicon area of just 0.11 mm^2. Operating in 433 MHz band, the measurement results show the RF front-end achieves a conversion gain of 29.7 dB, a double side band noise figure of 9.7 dB, an input referenced third intercept point of -24.9 dBm with only 1.44 mA power consumption from 1.8 V supply. Compared to other reported front-ends, it has an advantage in power consumption.

高功率纳秒级激光二极管高侧驱动电路

纳秒级高功率的激光发射系统对激光雷达的探测性能产生重要影响。本文对普遍使用的激光二极管低侧栅极驱动电路进行修改得到高侧栅极驱动方式,使之能够适用于共阴极激光发射电路。该高侧驱动方式采用了一个半桥驱动器,两个GaN FET作为核心器件来控制激光二极管的发光。文中分析了该拓扑结构中电压、电容、电阻、电感等因素对流经激光器电流波形的影响。经过实验测试,在高重复频率下该电路能够产生3.1 ns脉冲宽度,约65 W的峰值功率,能够作为激光雷达的发射模块对场景进行扫描成像。

基于BSIM⁃CMG紧凑模型的NSFET直流特性建模

随着半导体制造工艺技术的发展,纳米片场效应晶体管(NSFET)成为下一代集成电路的核心器件,建立能准确描述NSFET特性的SPICE模型对提高基于NSFET的集成电路设计的成功率和缩短先进工艺的开发周期至关重要。结合Sentaurus TCAD仿真与伯克利短沟道绝缘栅场效应晶体管公共多栅(BSIM⁃CMG)紧凑模型,对NSFET进行直流特性建模。使用器件模型提取工具XModel提取器件的直流特性参数,包括单器件参数提取、温度及自热效应参数提取。结果表明,单器件直流特性参数提取平均误差小于5%,温度及自热效应的参数提取结果精准度较好,验证了模型的准确性。最后,构建并验证分组模型与工艺角模型。这些模型能准确描述不同尺寸和工艺波动对NSFET器件特性的影响,为加快高性能、低功耗NSFET的开发提供理论参考和实践指导。

新型双宽带共栅-共源低噪声放大器设计

为适应各种核探测器输出电信号放大电路的需求,设计了一种新型双宽带共栅-共源低噪声放大器。该放大器利用宽频带输入阻抗匹配网络和一种新的增益-带宽积优化技术,通过减小共栅-共源CMOS器件的寄生电容来优化双宽带LNA在高频带的GBW,从而实现带宽和增益之间很好的权衡,并获得理想的噪声性能。实验结果表明,在低频带模式和高频带模式下,-3 dB的带宽和峰值增益分别为3.0~4.7 GHz和13.3 dB,7.2~9.3 GHz和13.5 dB;在低频带模式和高频带模式下,测得的最小NF分别为4.48 dB和6.19 dB。

用于光隔离IGBT栅驱动芯片的高CMTI差分TIA电路

设计了一种基于0.18μm BCD工艺的全差分TIA电路和光隔离IGBT驱动系统。分析了共模瞬态干扰对光隔离驱动系统的影响,提出了一种可以提高共模瞬态抗扰度(CMTI)的全差分TIA结构。TIA的差分输入端分别接一个遮光的PD和一个透光的PD,TIA的差分输出端做电平比较。只有一个TIA的输入能够接收光信号,产生差分增益,但是共模瞬态在隔离层的干扰却能耦合到TIA的两个输入端,因此共模瞬态的干扰作用将会被差分电路的共模抑制比(CMRR)减弱。且加入了窄脉冲滤波电路可滤掉共模瞬态干扰引起的短脉冲误差信号,进一步提高CMTI。所设计的TIA电路的仿真结果显示,CMRR达到105.4 dB,CMTI可以达到325 kV/μs。

具有过温保护功能的高精度带隙基准源设计

基于0.18μm的BCD工艺,依据CMOS带隙基准的原理,设计了一款高精度、高电源电压抑制比的带隙基准源和电压-电流转换电路。基准电压可通过fuse电阻修调,并通过正负温度系数的电阻串联,减小电阻温度系数对基准电流的影响,能够输出准确的基准电压和基准电流。其中,运算放大器采用共源共栅结构的电流镜,能够有效抑制电流镜失配和输出电压波动带来的干扰;利用三极管基极-发射极电压VBE的负温度特性,实现带有滞回区间的温度保护功能,防止热振荡的产生。仿真结果表明,输出基准电压为1.196 V、基准电流为5μA、频率为1 KHz时,电源电压抑制比为74.7 db、在-50℃~120℃温度范围内基准电压温度系数为5.5 PPM/℃,基准电流温度系数为32.4 PPM/℃;当温度超过120℃时,过温保护电路将关断芯片,温度低于100℃时,芯片重新正常工作。

基于高摆率误差放大器的低功耗LDO设计

本文设计了一种具有低静态电流的低压差线性稳压器(LDO).针对传统LDO在低静态电流下瞬态响应不足的问题,电路中的误差放大器采用两个共栅差分跨导单元交叉耦合连接进行设计,提高其压摆率;利用体偏置运放改变功率管的阈值电压实现功率管在不同负载的快速切换;同时采用动态偏置对电路进行偏置减少过欠冲值.电路采用台积电(TSMC)0.18µm互补金属氧化物半导体(CMOS)工艺进行设计,版图核心面积为220µm×140µm.仿真结果表明,该LDO在最小负载电流与最大负载电容的组合下相位裕度达到100度,消耗的静态电流仅为849 nA.当负载电流在500 ns时间内从100µA到100 mA进行切换时,电路表现出良好的瞬态响应,其中过冲电压为220 mV,欠冲电压为225 mV.经过计算,品质因数(FOM)值为0.198 mV.

桥式电路中SiC MOSFET串扰峰值预测算法研究

文中针对串扰电压峰值与驱动回路阻抗间的非线性关系,分段分析共源电感存在时串扰产生机理,提出一种碳化硅(silicon carbide,SiC)金属氧化物半导体场效应管(metal-oxide-semiconductor field-effect transistor,MOSFET)串扰电压的分析模型及预测算法。所提算法综合考虑共源电感、非线性极间电容等寄生参数与探头接线的影响,可实现引脚测量串扰电压的准确计算及器件内部串扰电压的提取。进一步,该算法针对栅极回路建模,并利用实测数据引入漏源电压与源极电流时变性,可适用于多桥臂电路及不同器件工况。最后,实验结果表明,所提算法可精准预测不同关断态驱动阻抗下的串扰峰值,其正向峰值平均预测误差仅为3.2%。该算法可为SiC MOSFET驱动电路设计提供定量计算参考。

电容隔离式栅极驱动电路设计

针对功率半导体器件不断提升的开关频率和工作电压等级使得传统的栅极驱动电路面临着传输延时长、共模瞬态抑制能力(CMTI)不高等一系列缺点,设计了一种电容隔离式的栅极驱动电路,该驱动电路分为低压侧发射端和高压侧接收端2个部分。提出了一种预放大器结构可增强栅极驱动电路的抗噪声能力;也提出了一种改进型包络解调结构可有效降低信号解调的脉冲宽度失真。后仿真结果表明:此栅极驱动电路的CMTI能力高达100 kV/μs,信号典型传输延时为77 ns,脉冲宽度失真为2 ns。

基于CGI技术的安全信息管理系统的设计与实现

对CGI技术的原理及其应用作了全面的论述,根据实例对Web服务器的搭建、Web数据库的构建以及CGI程序的开发作了详细的介绍。

基于Windows NT服务器的前兆数据共享及其实现

简要介绍了地震前兆数据的现状及其实现数据共享的必要性 ;分析了常用的二种通用Web数据库的体系结构及应用技术 ,它们是基于通用网关接口 CGI的体系结构和基于服务器扩展 API的体系结构。考虑到前兆台网中心硬件设备的条件、所运行的数据库平台和地震前兆数据的复杂性和多样性特点 ,前兆数据在 Internet上的共享服务采用基于通用网关接口 CGI的体系结构编写应用程序来实现。以 WWW服务器为平台 ,通过 Web服务器方式在浏览器上实现共享 ,可检索任意台站、任意观测方法、任意地点、任意时段的前兆数据 ,实现地震前兆数据信息网络服务功能。

宽输入共模范围电压比较器的设计

当输入信号的共模值超过或者接近电源电压时，传统的电压比较器就会出现不足，因此有必要设计新的比较器来实现对高共模信号的检测。采用了共栅差分输入级，极大地增加了输入共模信号的范围。基于此输入级设计了两个电压比较器，一个在锂电池充电电路中实现了对电池和电源电压的监控，另一个响应速度快。CSMC0．6μm CMOS工艺的仿真结果表明，前者能简便的实现输入失调和迟滞控制功能，静态电流仅为1．2μA；后者在单电源5V下输入共模范围是1.3-15V，在10mv的过驱动电压下，延时为11ns，静态工作电流为91μA。

级联型低噪声放大器设计和优化的研究

文章详细分析了共源共栅级联型低噪声放大器的优化设计方法。文章首先简要的介绍共源共栅MOSFET低噪声放大器优化设计步骤。在此基础上,通过分析整个级联型低噪声放大器的密勒效应对优化设计的影响,进一步提出了对共栅级MOSFET的沟道宽度优化的必要性。最后,文章以一个工作于2.4GHz,0.5mm工艺的低噪声放大器设计为例,证实了前面理论分析的正确性,并根据低噪声放大器的主要设计指标给出了共源共栅结构下共栅级MOSFET的沟道宽度的优化方法。

基于SOC应用的运算放大器IP核设计

基于SOC应用,采用TSMC0.18μm CMOS工艺,设计实现了一个低电压、高增益的恒跨导轨到轨运算放大器IP核。该运放采用了一倍电流镜跨导恒定方式和新型的共栅频率补偿技术,比传统结构更加简单高效。用Hspice对整个电路进行仿真,在1.8V电源电压、10pF负载电容条件下,其直流开环增益达到103.5dB,相位裕度为60.5度,输入级跨导最大偏差低于3%。

基于IGBT的Buck电路共模EMI特性研究

针对IGBT的高du/dt给电力电子装置带来的严重共模电磁干扰(common-mode electromagnetic interfer-ence,CM EMI)问题,深入分析了Buck电路的CM EMI,首先提出了Buck电路的共模电流等效电路,分析了噪声源频谱及其与输入电压、开关频率、开关速度等运行参量间的关系。为弥补理论分析的不足,以实验手段研究了采用IGBT的Buck电路的输入电压、开关频率、负载电流、占空比、驱动电阻等参量对共模EMI的影响。研究表明:共模EMI与占空比无关而与输入电压和开关频率成正比关系。驱动电阻和负载电流均影响开关速度,因而对共模EMI也有影响,其中负载电流的影响与开关器件的开关特性有很大关系。

基于驱动脉冲自校准的全桥电路共模抑制技术

基于全桥变换器共模噪声电流产生机理的分析,指出双极性PWM调制下两桥臂具有共模噪声互补效应,但实际装置中由于驱动脉冲传输延时的不一致使这一优势不能完全体现出来。据此提出一种基于驱动脉冲沿自动校准的全桥电路共模抑制技术。该方法利用DSP实时检测共模噪声并计算其能量,然后采用智能搜索算法对居于对角线位置的功率开关的驱动脉冲沿进行自动校准,以降低共模噪声水平。实验证实该方法能在500kHz到5MHz频段有效降低共模噪声电流,降低幅度可达10dB。该方法主要依赖软件实现,硬件开销很小。由于共模噪声能量的计算相对其FFT简单得多,且控制过程对实时性要求不高,因而控制软件可以与变换器控制系统合用同一片DSP,具有较高的性价比。

基于超薄Al2O3栅绝缘层的低工作电压IGZO薄膜晶体管及其在共源极放大器中的应用

随着薄膜晶体管(Thin-film transistor,TFT)在各类新兴电子产品中得到广泛应用,作为各类电子设备的关键组件,其工作电压和稳定性面临着巨大挑战。为了满足未来高度集成化、功能复杂的应用场合,实现其低工作电压和高稳定性就变得异常重要。我们在150 mm×150 mm大面积玻璃基底上,采用磁控溅射非晶铟镓锌氧化物(amorphous indium-gallium-zinc-oxide,a-IGZO)作为有源层,以原子层沉积(ALD)Al2O3为栅绝缘层,制备了底栅顶接触型a-IGZO TFT,并研究了50,40,30,20 nm超薄Al2O3栅绝缘层对TFT器件的影响。其中,20 nm超薄Al2O3栅绝缘层TFT具有最优综合性能:1 V的低工作电压、接近0 V的阈值电压和仅为65.21 mV/dec的亚阈值摆幅,还具有15.52 cm^2/(V·s)的高载流子迁移率以及5.85×10^7的高开关比。同时,器件还表现出优异的稳定性:栅极±5 V偏压1 h阈值电压波动最小仅为0.09 V以及优良的150 mm×150 mm大面积分布均一性。实现了TFT器件的低工作电压和高稳定性。最后,以该TFT器件为基础设计了共源极放大器,得到14 dB的放大增益。

基于3.1～10.6GHz CMOS超宽带低噪声放大器设计

设计了一种基于TSMC 0.18 pm CMOS工艺的高增益,低功耗共栅结构的超宽带低噪声放 大器.利用串联电阻和电感与晶体管的自身跨导共同在整个频带内实现很好的输入端匹配.电路 采用ADS2009软件仿真设计.仿真结果表明,在1.8 V电源供电时,整个电路功耗为15.6 mW,在 3.1 - 10. 6 GHz 的频带内噪声系数 NF 为 1.284 5 ±0.340 5 dB,正向增益S21 为 21.451 ± 1.5 dB, 输入回波损耗均低于-15.14 dB,输出回波损耗低于-20. 202 dB.

短沟道下共栅结构宽带CMOS LNA的设计

基于短沟道MOS器件的过量因子随沟道长度降低缓慢增加的特征,研究了短沟道下共栅结构宽带低噪声放大器的噪声性能,并在0.18μm CMOS工艺下设计实现了共栅结构的宽带低噪声放大器。流片测试结果表明,在1.8 V电源电压、4.1 mA工作电流下,该系统获得6.1 dB的最小噪声系数;综合性能与长沟道下相近,符合理论分析和设计要求。

IrDA中高增益CMOS共栅前置放大器

提出了一种应用于IrDA的高增益CMOS共栅前置放大器。与传统的共源共栅结构不同,该电路采用宽摆幅共源共栅作负载以获得高增益。从理论上对电路的可行性进行了分析,采用CSMC 0.6μm CMOS工艺的仿真结果表明该电路具有110.3dBΩ的增益,105kHz的带宽,电路功耗仅为200μW。