USB设备控制器IP Core的设计与实现

本文介绍一款USB设备控制器IPCORE的设计与实现。论文首先介绍了USB设备控制器的设计原理,模块划分及每个模块的功能。然后介绍了该IPCORE在ModelsimSE中的功能仿真及FPGA验证结果。

GPIB控制器的IP-core设计

介绍GPIB控制器软件部分——IP核设计,采用模块化设计思想、VHDL语言、EDA仿真平台和DE2开发板实现。实验结果表明:采用此方法具有效率高、移植性强及成本低等特点。

高稳定度步进电机控制器IP Core设计

利用SoPC技术设计了一种通用性强、细分数可编程、升/降速曲线可编程的步进电机控制器IP Core,并利用Altera的DE2开发板进行了设计验证。

基于FPGA IPCore的1024点傅里叶变换的实现

本文主要研究傅利叶变换(后简称FFT)算法实现的问题。在传统的利用DSP实现FFT的方法中,主控器的数据吞吐量小,存储器资源不够,速度慢,难以达到FFT实时性的要求。为解决这些问题,本文提出了一种直接调用Altera公司的FFT知识产权核(IPCore)来实现1024点FFT的方法。通过对FFT核模块、状态机控制模块、存储器以及其他外部控制电路的研究设计,实现了10位的1024点FFT运算。利用现场可编程门阵列(后简称FPGA)丰富的内部资源和FFT IPCore的灵活性,简化了FFT算法实现的设计流程。仿真结果表明,这种方法快捷简便,而且能满足不同复杂程度FFT算法的需求。

用于阵列天线连续跟踪的步进电机控制器IP核设计

采用VHDL语言设计了一种基于现场可编程门阵列(FPGA)的步进电机控制器IP核,并在QuartusⅡ软件中进行了编译和仿真。该控制器采用了控制参数在线计算模块,使得阵列中每台步进电机都可以根据对应单元的相移量推算出各自的升降频曲线及脉冲发送时刻,从而保证阵列中各个电机的转动角度保持一定的关系,同时能有效地降低步进电机失步的风险。该控制器采用编码器反馈信息处理模块,对步进电机失步进行判断和校正。编译结果显示:通过合理设定数据位宽、重复利用乘法器、合理利用相邻脉冲发送间隔,控制器可以有效降低进行实时参数计算时的硬件资源使用量。测试结果表明,该控制器可以实现阵列天线波束连续跟踪。

基于IP核的多接口LCD控制器的设计及实现

为解决多输入格式视频在同一LCD上显示的问题,设计了一种基于IP核的支持多种视频输入接口的LCD控制器。采用IP核产品搭建系统的框架,系统核心控制CPU采用了Xilinx的MicroBlaze软核,以控制各IP核的初始化以及工作方式,系统对外通信通过串口实现;通过Xilinx的集成逻辑分析仪IP核ILA在线采集输入、中间以及输出数据,验证系统的可行性及数据处理的正确性。最终的实验结果表明,本文设计的基于IP核的多接口LCD控制器能够驱动LCD原屏,并且能够支持多种接口的视频输入,显示画面稳定,满足作为PC输出设备及其他接口视频监视设备的要求。

基于SOPC的LCD控制器IP核的设计与实现

介绍了一种针对LCD控制器IP核的设计方法该方法以Altera的软核处理器Nios Ⅱ为核心,通过对Avalon主端口的使用成功实现了对帧缓存读操作的硬件加速,并且本IP核以参数化概念设计,大大提高了控制器的可复用性。设计生成的LCD控制器IP核可以非常容易地添加到SOPC系统中,简化了底层编程人员对LCD屏的操作。实验结果表明,该设计具有较强的实用性和通用性。

USB3.0设备控制器IP核OUT端点测试平台的研究与实现

从一款自主研发的USB3.0设备控制器IP核出发,完成USB3.0设备控制器IP核OUT端点模块3种传输模式(批量传输、中断传输和等时传输)的功能验证。通过Verilog语言搭建一个完整的OUT端点测试平台,测试平台包括USB3.0设备控制器IP核、主机模块(包参数产生模块、包产生模块、链路命令产生模块、包检测模块及链路命令检测模块)和应用核模块。实验测试结果与USB3.0 OUT端点3种传输模式的协议规范完全符合。该平台能够对USB3.0设备控制器IP核OUT端点的3种传输方式进行全方位的功能验证。

基于SoPC的SD卡控制器IP核的设计

针对目前在嵌入式平台中使用SD卡控制器专用芯片价格昂贵、软件模拟SPI时序控制读写速度较慢的问题,提出了一种基于SoPC技术的SD卡控制器IP核设计的架构方案。采用VHDL语言设计SD卡控制器IP核,利用自定义模块技术将其添加到SoPC中,利用Nios II IDE编写SD卡的基础读写驱动软件并移植μC/FS文件系统,实现对SD卡的文件操作。该设计具有使用方便、集成度高、数据传输可靠、文件格式通用等特点,在基于SoPC架构的多用途无线防盗监控系统中得到良好的应用。

基于SOPC的边界扫描测试控制器IP核设计

在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。

主从可配置I2C总线接口IP及其应用

介绍了一种主从可配置I2C总线控制器IP核的硬件结构,在此基础上,着重论述了该I2C总线控制器IP在基于FPGA的Nios Ⅱ嵌入式系统中的应用方法,构建了一个包含主、从I2C总线控制器IP的可编程片上系统,在该系统上对多种电子器件进行了I2C总线传输测试,给出了应用实例。实验表明,该IP具有工作可靠、配置灵活和使用简便的特点。

USB2．0设备控制器IP核的设计与实现

USB2.0接口以其速度快、功耗低、使用方便,为PC外设中的大容量存储设备提供了很好的支持,出现了一系列的便携式大容量存储设备;文中针对大容量存储设备高速数据传输要求,根据USB2.0协议规范.利用VHDL语言设计实现了一种USB2.0设备控制器的IP核,为高速USB设备的开发打下了基础,可以用于SOC集成中。

三相SPWM变频控制器通用IP核的研究

针对复杂的电机驱动控制系统对集成化和速度等级的要求,基于EDA技术,利用Altera公司的QuartusII软件及EP1K50QC208-3芯片,并采用分时复用的思想和VerilogHDL硬件描述语言设计了基于FPGA的三相SPWM变频控制器的IP核,给出了存储单元和占空比计算单元的设计方法,并进行了仿真与实验分析.存储单元和占空比计算单元的设计中,实验结果表明,该设计完全可以满足电机驱动和变频电源的实时控制要求,且开关频率、死区时间等参数可在线修改,具有开发周期短,可靠性高等特点.

一种基于Nios Ⅱ/DMA的TFT-LCD控制器IP核设计

为设计AT070TN84 TFT液晶显示控制器,采用IP核的设计方法,用可编程逻辑器件FPGA,结合DMA技术,设计了Nios Ⅱ下的TFT液晶的控制器IP核,给出了硬件设计和软件编程测试的方法。该控制器能实现分辨率为800×480,颜色深度为16 bit的彩色图形显示。试验结果表明系统稳定可靠,使用方便,显示清晰,色彩丰富,具有较强的实用性和通用性。文中在讲述控制器设计原理、实现方法、仿真与实验过程的同时,对IP核的各设计环节进行了重点介绍。

以太网MAC层IP软核设计方法研究

主要论述了在SOC产品开发中如何设计以太网MAC层IP软核。针对目前以太网MAC层IP软核设计的实际情况,分析了三种常用的IP软核设计方法的优缺点,提出了一种改进的U型IP软核设计方法。并运用此方法先对以太网MAC层IP软核进行层次化的自顶而下设计,再对其进行自底而上地实现与集成,最后得到该IP软核整体。经过对该软核的测试与结果分析,验证了其能够实现以太网MAC层协议功能,达到了设计目标。该研究将对今后的以太网MAC层IP软核及相关产品开发具有重要的参考价值。

IIC总线控制器IP核设计

本文详述了一种基于AMBA总线接口的IIC总线控制器IP核设计 ,给出了该IP核的系统结构以及各个子模块的详细设计方法 ,并对该IP核进行了功能仿真、FPGA原型验证 ,可测性设计以及综合。最后给出了采用Fujitsu提供的CE6 6工艺库的综合结果以及性能参数。

基于分形IP核的平板显示控制器设计与应用

论述了基于分形IP核的平板显示(FPD)控制器的设计与工程实现,所设计的分形扫描控制器可用于LED、OLED、TFT-LCD等平板显示器;平板显示系统由多媒体视频显示卡、以太网视频发送卡、分形扫描控制器及显示屏四大部分组成。使用高速以太网的物理层协议技术取代传统多芯差分长线数据传送,具有高速、长距离传输的优点;扫描控制器用FPGA实现,有效提高了成像灰度等级和画面质量。通过LED平板显示器的设计与实现,说明分形扫描IP核在FPD产业应用的可行性,以及对平板显示系统灰度等级、帧频等参数提高的贡献度。

多端口存储器控制器IP核的设计与实现

提出了一种通用的多端口存储器控制器的设计与实现方案,该方案采用AMBA(advanced microcon-troller bus architecture)总线,最多可支持6个AHB(advanced high-performance bus)主设备同时访问存储器;支持包括SRAM、ROM、NOR-FLASH、SDR-SDRAM、DDR-SDRAM在内的多种存储器;内部设计实现的仲裁器采用固定优先级和TimeOut机制相结合的仲裁策略.基于SMIC 0.13μm CMOS工艺库,芯片面积约为230653μm2,系统时钟为130 MHz.FPGA验证结果表明:该方案实现的存储器控制器能够充分利用存储器的带宽,提高系统的性能.

基于SOPC的触控屏控制器IP核设计与实现

介绍一款基于SOPC的TFT-LCD触控屏控制器IP核的设计与实现。采用Verilog HDL作控制器的模块设计,并用ModelSim仿真测试,验证其正确性;利用嵌入式SOPC开发工具,在开发板上完成触控屏显示驱动及其控制模块的系统设计,给出系统硬、软件设计,实现TFT-LCD触控屏彩条显示。这款触控屏控制器IP核具备较强的通用性和兼容性,具有一定的使用范围和应用价值。

SoPC光纤通道控制器IP核的仿真验证

通过片上可编程系统(SoPC)设计方法构建光纤通道(FC)控制器,详细分析了硬件设计的功能模块图.FC控制器硬件集成了NIOS II处理器、DDR SDRAM控制器、flash控制器、定时器、串口和带Avalon接口的光纤通道接口逻辑,通过Avalon交换总线进行互连.采用自底向上的方法,分别从功能模块级、知识产权(IP)核级和系统级给出了FC控制器的仿真验证框架,并用Altera公司的Stratix GX系列现场可编程逻辑门电路(FPGA)进行了上板调试.验证结果表明,提出的仿真验证方案正确可行,能较好地完成验证任务.