高精度两步分支混合CORDIC算法设计及FPGA实现

CORDIC(坐标旋转数字计算机)算法是一种用于计算三角函数和其他数学运算的算法,被广泛应用于数字信号处理、计算机图形学等领域。CORDIC算法仅需要加减和移位运算,特别适合布署在硬件平台。传统CORDIC算法的局限在于迭代次数过多,虽然不少研究对此进行了优化,但也增加了硬件开销且易造成精度丢失。为此,基于Hybrid CORDIC算法和Double step branching CORDIC算法,给出了一种CORDIC优化算法——高精度两步分支混合CORDIC(HD CORDIC)算法。该算法在迭代次数上减少到N/4+“1”(N为微旋转角度个数及位宽),并给出了新的混合角度集的划分公式,以达到ε<2-(N-2)的高精度,与基本CORDIC算法(ε<2-(N-1))相近,且不用计算缩放因子K。HD CORDIC算法采用流水线结构,流水线级数仅为N/4+3(不含缩放因子补偿操作的基本CORDIC算法为N+2)。采用Verilog对所提算法进行了硬件实现,并在XILINX Zynq-7000 xc7z100ffv900-2 FPGA平台上进行了综合,实验评估显示,当输入角度位宽为16时,工作频率为315.66 MHz,完成1次正余弦函数运算仅需6个时钟周期。相比于XILINX CORDIC IP,HD CORDIC算法处理时间减少了59.13%,LUT开销减少了55.74%,Register开销减少了80.24%,功耗降低了35.99%。

低时延CORDIC算法设计与ASIC实现

传统流水线CORDIC(Coordinate Rotation Digital Computer,CORDIC)算法精度不高,输出延时较大,并且需要依靠剩余角度计算进行旋转方向的判断,占用较大的资源。针对以上问题,本文采用角度二极化重编码方法消除剩余角度计算,通过折叠角度区间将角度映射于区间[0,π/4]。结合查找表以及合并迭代技术,减少角度计算的迭代次数和硬件单元,降低输出时延,只需要3个周期就能完成CORDIC计算。使用结果重映射方法完成正弦和余弦的全象限实现。寄存器资源消耗为传统算法的35.37%,输出时延减少85%。基于180nm CMOS工艺,完成CORDIC算法的ASIC实现。正弦和余弦的平均绝对误差分别为2.5472×10^(-6)、1.9396×10^(-6),相比较于传统CORDIC算法,精度提升一个数量级。

基于CORDIC的精确快速幅相解算方法

针对传统CORDIC算法进行高精度幅度相位解算时迭代次数过多、时延较长、相位收敛较慢等局限,提出了一种基于最佳一致逼近方法的幅度与相位补偿算法,即利用传统CORDIC算法迭代一定次数后得到的向量信息,采用最佳一致逼近方法对幅度和相位分区间进行一阶多项式补偿,有效提高了计算精度.仿真及实测结果表明,对传统CORDIC算法4次迭代后的结果进行补偿,幅度相对误差可达到10-5量级、相位绝对误差可达到10-5度量级,最大输出时延不大于100ns.在使用部分专用乘法器的条件下,寄存器消耗降低了42. 5%,查找表消耗降低了15. 5%.采用该补偿算法,每多一次CORDIC迭代其相位精度可提高约一个数量级.因此,本文提出的补偿CORDIC算法在迭代次数、计算精度等方面优于传统CORDIC算法,适合于高精度计算的场合.

一种基于CORDIC算法的坐标变换电路

在超声医疗仪器 (如 B超 )的数字图像处理中 ,将超声探头所获得的极坐标形式的图像信号实时地在直角坐标系统的显示器上显示出来 ,图像信号从极坐标变换到显示系统的直角坐标是系统性能的关键。本文在介绍了 CORDIC(Coordinate rotation digital computer)算法的基础上 ,提出了一种基于 CORDIC算法的流水线型的坐标变换电路 ,随后给出了该变换电路用 FPGA实现的过程和硬件仿真结果。硬件仿真结果表明 ,它的精度高、误差小。与其他方法相比 ,具有结构简单 ,易于 VL

基于CORDIC算法的微小卫星发射机设计与实现

针对微小卫星测控应答机体积小、重量轻及其功能灵活的特点,研究了全数字调制发射机的实现方法。全数字调制加两次上变频的发射机结构,可以灵活的实现多种码速率、不同带宽、不同调制方式的调制信号。在全数字调制部分利用NCO和CORDIC算法实现数字频率合成器,不仅可以满足副载波、载波调制的频率精度要求,而且与传统的数字式频率合成技术相比占用了较少的硬件逻辑资源。在一块FPGA上实现了几种常用调制方式的VHDL代码,验证了该方案的可行性。基于CORDIC算法的全数字调制设计方案可以应用到其他可重构的软件无线电设计中。

一种基于CORDIC算法的数字鉴频方法

本文提出了一种基于CORDIC (Coordinate Rotation Digital Computer)算法的数字鉴频方法。首先给出了基于CORDIC算法的鉴相原理,讨论了CORDIC算法的鉴相范围;然后讨论了差分鉴频的方法,特别是对低数据率情况下的差分鉴频进行了探讨,并给出了一种实用的数字鉴频结构。计算机仿真结果和FPGA仿真结果表明,基于CORDIC算法流水结构和一阶差分结构实现的数字鉴频方法是可行的,而且是高效的。

基于CORDIC的滑窗最小二乘递推算法

针对最小二乘算法涉及对数据自相关矩阵求逆,若直接求逆则计算量比较大,且求逆过程对误差比较敏感,有限字长效应明显的问题,提出一种基于Givens旋转的滑窗RLS实现方法,并且给出了CORDIC实现的方法,提高了基于QR分解的最小二乘算法实现的计算效率和数据吞吐率,使其适应于需要极高采样率的应用,并且该算法能够以滑窗形式的样本作为输入,比传统的Givens算法能够适应更多的应用环境。仿真结果验证了该方法的有效性。

一种CORDIC算法的FPGA实现

在数字化中频接收机中,为了实现相干解调,接收端的数控振荡器需要产生一个本地相干载波,其频率和相位必须与发送端载波的频率和相位严格保持一致,因此需要用到arctan函数计算相位差。研究了一种基于CORDIC算法计算arctan函数的方法,提出了基于CORDIC算法实现arctan函数运算的硬件流水线实现结构,并在芯片上进行仿真实现,仿真结果表明,其输出误差较小,与理论值基本一致,利用其可实现数字载波同步中鉴相、鉴频功能。

基于CORDIC算法的微小卫星接收机设计及实现

针对微小卫星测控应答机的体积、重量及其功能灵活性,研究了接收机载波恢复环的实现方法.在分析已有载波恢复方法的基础上,采用正交欠采样技术,提出了一种基于CORDIC算法的全数字载波恢复环接收机结构.该结构省略了复数混频器中4个计算量非常大的乘法器和直接数字频率合成中的大查找表,大大节省了计算复杂度和硬件资源.利用Matlab系统仿真和ModelSim硬件描述语言仿真验证了方案的可行性.并在一块FPGA上综合了载波恢复环的VHDL设计代码,需要的逻辑资源仅为3.6%,最大工作频率可达226 MHz.整个设计方法可应用到其他可重构的接收机设计中.

一种基于贪婪算法的CORDIC改进算法

针对传统串行坐标旋转数字计算方法(CORDIC)耗时且占用较多资源的缺点,提出了一种旋转模式下CORDIC算法的新型改进算法,该改进算法可用来代替直接数字频率合成器(DDS)查找表进行正余弦的计算。通过采用贪婪算法实现对CORDIC旋转方向与旋转角度的优化,从而可以达到串行转并行和减少迭代次数、节约资源的目的。该算法可以应用于三角函数的复杂函数的硬件实现中。仿真结果表明,在迭代次数相同的情况下,改进算法较传统算法可以获得更高的精度。最后,在Xilinx FPGA的Spartan-3E芯片上实现了改进的CORDIC结构。与传统CORDIC算法相比,在运算精度为10-5时,可以节省Slices、LUTs(Look Up Tables)资源分别为28%和25%。

一种基于CORDIC算法的R-θ变换ASI

R- θ变换在数字图像处理中得到了广泛的应用。提出了一种基于 CORDIC算法的流水线型 R-θ变换电路的设计。针对医用 B超给出了该变换电路的结构及用 FPGA实现的过程和硬件仿真结果。

异步CORDIC处理器设计与FPGA原型验证

提出了用同步电路设计工具和同步FPGA进行设计和验证异步电路原型的方法,设计并验证了一款异步坐标旋转数字处理器(CORDIC).首先设计出同步CORDIC电路,并得到关键路径延时数据,然后采用和同步类似的数据通路,用组合电路设计的异步握手控制单元取代同步电路的时钟,利用FPGA的内部进位链来匹配数据通路的延时.整个电路全部采用Xilinx公司的FPGA设计工具ISE7.1进行设计和验证,布局布线后的仿真结果表明异步CORDIC处理器工作正确,利用同步电路设计工具,可以快速验证异步电路原型,缩短异步电路的开发周期.

一种4路内插CORDIC的14位吉赫兹DDS IP核

直接数字频率合成器由于具有快速的频率转换时间和极高的频率分辨率,已得到了广泛的应用,但输出带宽较窄和杂散抑制较差一直是制约直接数字频率合成器输出信号质量的关键因素.基于改进的CORDIC相位幅度映射技术,采用4级流水线结构的相位累加器,设计了一种4路内插CORDIC结构的14位高速直接数字频率合成器IP核.与传统单路CORDIC结构相比,时钟采样频率是原来的4倍,能有效提高输出信号的无杂散动态范围,并降低电路的复杂度和面积.验证结果表明,当采样时钟频率为1GHz、频率分辨率为0.23Hz、输出频率为82MHz时,无杂散动态范围为86.7dBc,基于0.18μm 1P6M CMOS工艺所实现的IP核有效面积为1.33mm2,能嵌入式应用于高精度宽频雷达、通讯系统的系统芯片.

基于CORDIC的无开方GIVENS旋转处理方法

自适应阵列处理能提高通信雷达等电子系统的抗干扰能力，因而获得了广泛的应用。许多重要的高速实时自适应阵列处理算法均需要采用一系列Ｇｉｖｅｎｓ旋转处理将输入数据矩阵变成三角阵。标准的Ｇｉｖｅｎｓ旋转包含开方运算，该运算是限制有关算法速度的一个重要因素。文中提出一种基于坐标旋转计算机技术的无开方Ｇｉｖｅｎｓ旋转处理方法，可以显著提高自适应算法的处理速度，并给出了这一方法的推导、Ｇｉｖｅｎｓ处理节点运算式和采用，这种方法的ＱＲ分解自适应阵并行处理算法的计算机模拟结果。

高速高精度固定角度旋转CORDIC算法的设计与实现

固定角度旋转的CORDIC(Coordinate Rotation Digital Computer)算法已经广泛的应用于高速数字信号处理、图像处理、机器人学等领域.针对固定角度旋转CORDIC算法在相位旋转过程中,存在数据吞吐率较高、占用硬件资源较多且资源消耗量大等缺点,提出了利用混合CORDIC算法,将角度旋转分为单向角度旋转和一次角度估计旋转两部分.本文根据欠阻尼理论,将固定角度旋转采用单向旋转CORDIC算法实现,减少了流水线的级数和迭代符号位的判决,然后通过对角度估计旋转的二进制表示,修正常数因子,再根据角度映射关系进行相关处理,完成高速高精度坐标旋转.最后在硬件平台上进行了仿真实验.实验结果表明,在误差范围一定的前提下,混合算法进一步的减少了迭代次数,并且资源消耗较低,提高了数据吞吐率.

基于小容量查找表的CORDIC算法设计

为了对流水线结构的坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)的实现时延和硬件资源消耗进行优化,提出一种仅基于查找表的新的实现方法,完全免除了迭代运算.该方法只需要一个较低容量的ROM表,以及对ROM表输出结果进行简单的移位运算,即可得到高精度的正弦波或余弦波输出.分别在Matlab、Modelsim以及XILINX ISE进行了理论仿真及实际验证,结果表明:这种CORDIC实现方法只需要2个时钟周期的处理延时,硬件资源消耗与其他实现方法相比也有所降低,最大工作频率也有一定提高.

基于混合CORDIC的神经网络激活函数的实现

讨论了基于混合坐标旋转数字计算机算法设计并实现对数-S形激活函数的方法,采用超高速集成电路硬件描述语言和流水线技术构造的对数-S形函数的寄存器传输级模块在现场可编程门阵列上给予硬件实现,优化后的对数-S形函数模块结合了查找表和坐标旋转数字计算机迭代算法的特点,具有高效率、高速度、高精度等优点.实验数据表明,本设计模块计算结果的平均误差为0.05%,最大误差为0.19%,最大工作频率为109 MHz,满足神经网络超大规模集成电路的要求.

超低时延免迭代CORDIC算法

针对流水线结构实现的坐标旋转数字计算机算法精度必须用迭代次数作保证,而较多的迭代次数会导致时延过大、硬件资源消耗过多等问题,通过综合运用角度二极化重编码、角度区间折叠、合并迭代和优化查找表等原理,提出一种能够免去迭代运算的坐标旋转数字计算机实现算法.仿真实验结果表明,跟其他实现算法相比,该坐标旋转数字计算机算法只需要两个时钟周期便能得到输出结果,在硬件消耗和输出精度上也有一定改善,更适合高速、实时的应用场合.

基于CORDIC算法的双曲正余弦函数FPGA实现

作为一种快速精确进行超越函数运算的方法,坐标旋转数字计算(CORDIC)算法在现代工程实践中获得了广泛应用。本文简要介绍了该算法的基本原理,给出了具体的计算方法,并以双曲正余弦函数的求取为例,给出了CORDIC算法在FPGA中的实现方法,在集成综合环境(ISE)平台上进行了仿真。结果表明,由于采用了流水线结构,算法精度较高,实时性较好。另外,通过Matlab相应的算法进行了仿真,得出迭代次数和计算误差之间的关系曲线,有助于实际应用中选择迭代次数。

低消耗免查找表CORDIC算法

为减少传统流水线型CORDIC(Coordinate Rotation Digital Computer)算法的硬件资源消耗和输出时延,在包含查找表的三阶段CORDIC算法实现基础上,提出一种免去查找表环节的CORDIC算法实现方法.提出的改进算法直接使用四次移位相加的迭代运算替换查找表结构从而显著降低寄存器消耗,同时通过合并迭代降低迭代次数进而有效减少最大输出时延,并综合运用角度二极化重编码(Binary To Bipolar Recoding,BBR)方法和角度区间折叠技术保证了输出精度.使用Verilog HDL语言在ISE14.2软件平台上对三种算法进行具体实现,利用XST工具对其进行综合,并通过MATLAB建模计算得到算法的正余弦值输出误差.仿真实验结果表明:在输出位宽均设置为16位的情况下,免查找表CORDIC算法能够有效地输出正余弦值;与传统流水线型算法相比,免查找表算法的寄存器资源消耗减少大约74.42%,计算所需的时钟周期降低68.75%,其输出精度也有明显改善;与三阶段算法相比,免查找表算法的寄存器消耗减少大约43.3%.本文提出的免查找表CORDIC算法具有实时性强、输出精度高、硬件资源消耗少等优势,更适用于高速实时的现代数字通信系统应用.