可编程逻辑阵列嵌入自测试设计

本文提出的设计方案,以极低的附加硬件资源覆盖了包括附加电路在内的所有单重固定故障、交叉点故障、邻线桥接故障和几乎所有的多重故障。同现今通行的设计方案相比,具有下列明显优点:1) 极低的附加硬件资源;2) 极高的故障被测度;3) 对可编程逻辑阵列的正常操作没有影响;4) 减少了测试延迟;5) 故障检测异常简单。

航空电子系统数据网络交换结构容错机制的设计与实现

随着新一代航空电子系统综合化程度的不断提高,航空电子系统对其数据网络传输与交换的性能需求也越来越高,不仅要满足大吞吐量、高速率、低延迟等需求,还要满足容错、重构等需求。针对这些需求,介绍了一种航空电子系统数据网络交换结构容错机制的设计与实现,该机制对通用交换结构进行了优化,采用互为备份的双交叉开关构成容错的交换结构,采用命令序列和优先级排队实现容错交换结构的管理。

加权伪随机矢量易测试的可编程逻辑阵列

提出了一种实用的随机矢量易测试方案,用循环移位寄位器对乘积线进行划分,同时修改原有的输入译码器来减少乘积线和输出线的扇入数。通过对20个不同规模的可编程逻辑阵列实验,结果表明以很低的附加硬件电路获得了很高的故障被测度和较短的测试输入序列。