一种用于PCIe多通道的De-skew电路设计

在PCIe多通道数据传输过程中,当各通道数据到达时间不一致时,会引入相位偏移(Skew)问题。为了保证每条通道的接收端能够同时且正确处理接收到的数据,需要对传输数据进行预处理。提出了一种De-skew逻辑电路,利用同步FIFO实现了多通道的De-skew,完成了相应的逻辑设计。并利用UVM以及VIP技术搭建了验证平台,测试结果验证了设计的正确性和可行性。与其他常用解决方案对比表明,该逻辑设计具有全面性、优越性和可复用性。

基于自动de-skew算法的高速SPI接口设计与实现

传统串行外设接口(Serial Peripheral Interface,SPI)传输带宽较低,对此可以通过增大传输线位宽和双沿采样的方法提高SPI接口带宽。自动de-skew算法能够有效消除后端布局布线与印刷电路板(Printed Circuit Board,PCB)走线引入数据间的skew和数据与时钟间的skew,降低后端设计和PCB设计的难度。由于传统SPI通信中从机不能主动暂停通信,因此提出基于先进先出存储器(First Input First Output,FIFO)空、满状态的流量控制方式,通信的任意一方可以暂停通信,直到传输条件满足后继续传输。

基于解耦De-skew PLL的处理器低功耗同步间歇时钟系统设计

随着高性能处理器集成度、面积以及工作频率的不断增加,时钟动态功耗呈指数级增加,时钟分布不均导致跨时钟域的同步开销显著增大,这些问题逐渐成为制约处理器能效提升的瓶颈.通常处理器核的功耗占多核处理器整体功耗超过70%,而时钟功耗是处理器核功耗的主要组成部分.数字方式的系统动态调频DFS(Dynamic Frequency Scaling)降频的方法需要触发时钟中断例外重新配置时钟生成模块锁相环的相关寄存器,由此带来系统超过毫秒级等待时间开销;而模拟方式连续自适应调节AFS(Adaptive Frequency Scaling)频率变化过程中存在频率过冲响应会增加物理时序设计压力.与此同时功耗的调节降低要以高性能为前提.片上时钟分布长延时随PVT(Process Voltage Temperature)变化产生的不确定时钟相位偏差,为此物理设计增加时序冗余补偿会直接影响到处理器性能.本文提出了新的基于解耦去偏斜锁相环De-skew PLL(De-skew Phase Locked Loop)的同步间歇时钟系统,采用12 nm CMOS工艺实现了去偏斜锁相环的设计,并对整个系统进行了时序性能和时钟功耗的评估.该系统一方面可以利用去偏斜锁相环的远端时钟反馈技术实现不同时钟域之间的实时相位对齐,同时也可以抵抗反馈环内时钟分布延时随PVT的变化;另一方面可以利用新增加的解耦模块,无频率过冲地响应处理器核内产生的时钟间歇控制(时钟脉冲间断性停拍)信号降频,从而实现亚纳秒级时钟动态功耗控制.以12 nm工艺同步级联结构为例,每层时钟分布校准后同步偏差小于10 ps.使用16核LS3C5000处理器RTL在仿真加速平台上运行SPEC CPU 2000测试集来评估本方案对处理器核时钟功耗的影响,并进一步通过PTPX后仿真验证,结果表明,定点及浮点程序平均功耗节约分别大于4.5%和20.3%.

一款0.16 mm^(2)基于180 nm CMOS采用全局去偏斜的半速率8×2.5 Gb/s时钟转发架构接收机

在时钟转发架构的高速有线通信接收机中,需要去偏斜电路实现时钟与数据之间的最佳采样关系,并保证多路数据的同步。本文提出了一种全局去偏斜方案,仅采用一路数据与时钟进行对齐,并通过时钟延时匹配与分布技术实现多路数据同步,减小了各通道独立去偏斜方案带来的功耗与面积开销。所提出的接收机由8路数据通道、1路半速率转发时钟通道与基于延迟锁定环路的全局去偏斜电路构成。基于180 nm CMOS工艺,在2.5 Gb/s数据率下,可去除输入时钟与数据任意偏斜,得到位于数据中心的采样相位,同时具有时钟占空比校准能力。在1.8 V电源电压下,所提出的接收机总功耗为187 mW,总面积为0.16 mm^(2),对比各通道独立去偏斜方案,功耗和面积开销分别节约了45.2%与62.8%。

一种改进的RGB Hough车牌校正定位算法

车牌的定位对车牌识别的成功率起到决定性作用。为了通过校正倾斜的车牌提高车牌在倾斜情况下字符识别的准确率,针对小型车蓝底白字的车牌提出了一种基于RGB色彩空间与Hough变换的车牌校正定位算法。对无倾斜情况的车牌可以直接定位,对于存在明显倾斜的车牌可以实现倾斜校正并定位。对车牌无倾斜情况的定位准确率为93%,倾斜车牌的定位准确率为88%。

40Gbps甚短距离并行光传输技术与实验系统

介绍了40Gbps甚短距离(VSR)并行光传输系统的实现和测试.用两片Altera Stratix II GX FPGA分别实现发送/接收转换芯片,通过对FPGA内嵌的吉比特收发器的合理配置,以及在去斜移电路中采用滑动窗口生成器和共用窗口比较器的方法节省了硬件资源;基于异或定位原理,采用二分查找法大大提高了帧同步电路的速度.自制的12通道垂直腔面发射激光器(VCSEL)的工作速率达到了12×3.318Gbps.利用Agilent 81250误码仪,通过并行光发射/接收模块和7米长的12芯多模带状光纤,成功实现了SDH STM256/OC768的点到点测试,连续两小时的测试结果表明,系统误码率小于10-12,满足设计要求.

一种低功耗集成电路的时钟分布策略

均衡时钟分布树在大规模数字集成电路实现中具有重要作用,其中H型树代表主流ASIC设计中时钟分布方式。H树过度依赖时钟缓冲器均衡分布算法,使时钟网络级数过高、存在较多冗余缓冲器,导致整体功耗过大。提出了一种新的低功耗分布方案,以去偏斜时钟电路的方式,将时钟树叶节点与根节点进行相位同步。此电路结合了SMD和DLL两种实现,即可以快速完成时钟同步,又可以在细粒度上进行微调,从而对以往此类方案进行改进。使用SPICE仿真和SOC Encounter布线工具进行仿真验证,结果表明此方案可以降低20%左右的功耗。

文档图像纠偏算法的研究与分析

提出了一种效率很高的文档图像纠偏算法,即利用文档图像的水平投影值,得到水平投影值的维格纳-威利分布。根据维格纳-威利分布的极值的最大值得到偏斜角度,实验结果验证了算法的有效性。

线性流形上次反对称矩阵的加权最小二乘解

利用矩阵的奇异值分解和矩阵对的广义奇异值分解,得到一类线性流形上次反对称矩阵在加权范数下的最小二乘解,导出解集合中与给定矩阵最佳逼近解的表达式.

直流融冰及无功功率补偿系统研究

为进一步提升融冰装置性能,研究了兼备STATCOM动态无功功率补偿以及线路直流融冰功能的系统。该系统采用双链式STATCOM拓扑结构,采用动态无功电流跟踪技术以及中性点偏移的控制方式,实现动态无功功率支撑与线路直流融冰等双重功能。首先介绍了该直流融冰系统的结构,并详细研究了系统控制策略,根据系统应用的不同功能对其输出功率进行分析,同时搭建了基于EMTDC/PSCAD仿真模型对控制策略进行验证。最后,以12 MW直流融冰兼STATCOM系统为例制作了样机进行实验,论证了系统设计的可行性。

移频与转发干扰在弹载智能干扰系统中的应用

转发干扰对敌方探测和制导雷达构成极大威胁,干扰效果的优劣直接影响双方作战效果。以战场态势为背景,系统梳理转发干扰原理,提出弹载智能干扰雷达假目标架构,分析转发干扰假目标效果。仿真利用智能干扰系统进行实验,结果表明该智能干扰系统能有效干扰探测和制导雷达,达到欺骗敌方的目的。

无定位点答题卡扫描图像纠偏算法的研究与设计

答题卡扫描图像纠偏处理是自动化阅卷系统中的重要环节。使用无定位点答题卡可以降低阅卷的成本,有利于自动化阅卷系统在中小规模考试中推行。为了完善答题卡扫描图像纠偏处理的过程,文章提出了一种适用于无定位点答题卡扫描图像纠偏的算法。本算法利用了无定位点答题卡中的设计元素和排版规律进行辅助纠偏。经测试此算法有着较好的纠偏成功率。

海口荣山河四线并联斜交桥桥墩河段水动力分析

为研究海口市荣山河四线并联斜交桥桥墩河段水动力特性及不同水位下的桥墩-桥梁体系整体的自振特性,应用FLUENT及ANSYS软件,基于分离涡方法（DES法）,建立了四线斜交桥河段的河槽水流三维模型,模拟了不同流速和不同斜交角度下的流场分布及流固耦合作用下的桥墩-桥梁体系自振特性。结果表明：荣山河四线并联斜交桥的过流能力可达到400m~3/s,桥下最大壅高为0.69m,桥下留有一定安全距离;考虑流固耦合作用下的斜交桥墩-桥梁体系满水情况下的自振频率为7.66Hz,不会与通过列车发生共振危险。