基于CORDIC的精确快速幅相解算方法

针对传统CORDIC算法进行高精度幅度相位解算时迭代次数过多、时延较长、相位收敛较慢等局限,提出了一种基于最佳一致逼近方法的幅度与相位补偿算法,即利用传统CORDIC算法迭代一定次数后得到的向量信息,采用最佳一致逼近方法对幅度和相位分区间进行一阶多项式补偿,有效提高了计算精度.仿真及实测结果表明,对传统CORDIC算法4次迭代后的结果进行补偿,幅度相对误差可达到10-5量级、相位绝对误差可达到10-5度量级,最大输出时延不大于100ns.在使用部分专用乘法器的条件下,寄存器消耗降低了42. 5%,查找表消耗降低了15. 5%.采用该补偿算法,每多一次CORDIC迭代其相位精度可提高约一个数量级.因此,本文提出的补偿CORDIC算法在迭代次数、计算精度等方面优于传统CORDIC算法,适合于高精度计算的场合.

基于CORDIC算法的QDDS设计及其FPGA实现

设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K 系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20M Hz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.004 656 Hz,输出信号的频率为DC到8M Hz.

基于CORDIC算法的数字中频检波技术研究

为了解决模拟包络检波器受温度影响大、测试精度不高且丢失相位信息等问题,提出了一种基于CORD IC算法的数字中频检波方案,完成幅度、相位及频率检测功能。首先讨论了数字检波的工作原理,分析了其数学模型,然后给出了基于CORD IC算法的幅度和相位检测方案,并在数字鉴相基础上,介绍了使用一阶差分结构实现数字鉴频的方法,同时分析了差分鉴频中出现的相位模糊问题,给出了如何提高鉴频精度的方法。最后,使用FPGA实现了基于CORD IC算法的数字检波器。通过计算机仿真和应用实例表明,基于CORD IC算法的数字中频检波方案是可行的,并且可以获得较高的测量精度。

基于CORDIC算法的数字鉴频方法及其在FPGA中的实现

本文给出了一种适合FPGA实现的基于CORDIC(Coordinate Rotation DigitalComputer)算法的数字鉴频方法。首先讨论了利用CORDIC算法进行数字鉴相和一阶差分数字鉴频的原理,然后分别给出在FPGA中实现CORDIC算法的流水结构和迭代结构,通过与XILINX自带CORDIC IPCore资源利用情况的比较及FPGA仿真结果表明,基于CORDIC算法的迭代结构和一阶差分实现数字鉴频的方法是高效可行的。

干扰机中基于CORDIC算法的检波与鉴相实现

给出了一种在干扰机中适合于FPGA实现的基于CORDIC(Coordinate Rotation Digital Computer)算法的数字检波和数字鉴相方法。首先讨论了CORDIC算法和数字检波算法,并对算法的数字鉴相进行了分析,然后在FPGA中实现算法,并给出了基于算法的数字检波和数字鉴相实现结果。通过资源利用情况及FPGA仿真的结果表明,基于CORDIC算法的数字检波与数字鉴相方法是有效可行的。

一种基于CORDIC算法的高速高精度数字鉴相器

提出了一种基于CORDIC算法的高速、高精度数字鉴相器。该数字鉴相器根据正交解调原理测相,采用高速全流水线结构在FPGA上实现,利用CORDIC算法实现了数字下变频(DDC)和相角的计算。本方法不需要正交本振信号与参考信号严格同步,并且允许输入信号的频率与DDC的NCO频率存在一定频偏,便于工程实现。经时序仿真验证,系统工作时钟可达100 MHz,在30 dB的信噪比条件下,测相误差小于0.004 rad,样本标准差小于0.03 rad。

CORDIC算法在DDS中的应用

直接数字频率合成技术(DDS)是20世纪70年代初提出的一种新的频率合成技术,具有频率分辨率高,切换速度快,并且在改变时能保持相位连续,易实现频率、相位和幅度的调制等特性。在分析CORDIC算法基本原理的基础上,用一种改进的CORDIC算法,实现了直接数字频率合成(DDS)技术中相位/幅度转换模块,避免了用ROM实现相幅转换时硬件开销过大及处理速度受限制的问题。

测量用电子式互感器的延时补偿设计

针对电子式互感器现有定值延时补偿算法的不足,提出了一种动态补偿采样值相位差并提高电子式互感器相位精度的方法。首先,分析了电子式互感器相位差的产生原因,根据延时位移的不确定性,给出了利用合并单元实时测算延时位移并动态校正的补偿方法。采用了坐标旋转数字计算机(CORDIC)算法实现平面坐标旋转与开方计算,并将CORDIC算法模块的迭代结构在现场可编程门阵列(FPGA)内优化为流水线结构,提高了算法的时速性,减少了额外延时的引入。最后,通过仿真和电子式互感器校验仪验证了改进的相位补偿方法可以提高测量用电子式互感器的相位精度。

数字式双混频时差测量系统的试验研究

基于双混频时差测量原理,结合软件无线电的设计理念,设计数字式双混频时差测量系统模型,应用数学公式建模并推导相位差运算过程,在MATLAB环境下对频标信号和测量系统进行仿真实验,针对模数转换指标、数字鉴相方法和互相关算法提出关键技术解决方案。设计本底测量和比对测量实验方案,搭建数字式双混频时差实验设备,实验测量并计算分析实验数据。本底测量实验结果表明,实验设备秒稳本底指标优于5.0×10-13/1 s,达到国内领先水平。比对测量实验结果表明,实验设备测量结果与5120 A相近,其测量能力与测量性能优于频标比对设备PO7D-2和ST2002A。

数字干涉图实时相位提取PSM-IP核的FPGA实现

针对现有数字干涉图相位提取技术多依赖计算机操作系统,不能满足高速信号处理的现状,提出了在FPGA上基于相移法(PSM)设计并实现PSM-IP核提取相位。PSM-IP核包括数字干涉图输入缓存模块、干涉图相移运算模块、干涉图反正切函数运算模块和相位信息输出模块等。在数字干涉图反正切函数运算模块中对坐标旋转数字计算机(CORDIC)算法进行了优化,并实现了流水线结构的反正切运算,从而可完成数字干涉图的实时相位提取。通过对计算机仿真图、云纹干涉仪实测干涉图和光栅投影条纹图测试,结果表明,利用PSM-IP核提取256×256 pixels数字干涉图的相位,均方根误差在1‰量级,运行时间小于1.4 ms,在保证精度的同时有效地缩短了相位提取时间,验证了利用PSM-IP核进行实时相位提取的有效性。

PCM/FM遥测中频数字化接收机设计与实现

本文利用高速高精度数据采集、数字下变频DDC(Digital Downconversion)CORDIC(Coordinate RotationDigital Computer)数字鉴相、一阶差分鉴频和均匀采样二阶数字锁相环DPLL(Digital Phage—Locked Loop)去除多谱勒频率和载波频偏等技术完成了2MHz码速率10.7MHz中频频率的PCM/FM遥测中频数字化接收机设计,并给出了实现系统接收线性动态范围和不同输入信噪比条件输出信号波形的测试结果。测试结果表明,设计系统的接收线性动态范围可达50dB以上,而在输入信噪比≤7dB的情况下设计系统还可以正常工作。

高功率微波脉冲的相位测量方法初探

本文概述了常用的高频信号相位测量的方法,分析了鉴相器和数字示波器直接测量两种方法的不确定度来源,并设计实验系统对示波器直接测量的结果进行了不确定度分析,最后利用数字示波器对S波段相对论速调管放大器的相位进行了实验验证的测量,证实了该方法的可行性。

基于FPGA的宽带数字信道化接收机的设计

提出一种基于多相滤波器组的宽带数字信道化接收机的实现结构和设计方法,该方法可以满足侦察接收机宽频段覆盖、高灵敏度、高截获概率和实时处理能力,较好地解决高速A/D芯片与低速信号处理器之间的矛盾。用基于CORD IC算法和一阶相位差分算法进行瞬时测频。对系统中的每个功能模块进行了基于FPGA的设计与实现,从signaltab中验证了该方法的正确性。

一种新颖的三角波扫频式微波干涉仪及信号处理方法研究

分析了一种三角波扫频式微波干涉仪的工作原理,并依据其原理设计了一种8mm微波干涉仪系统来测量等离子体电子密度。讨论了这种微波干涉仪系统的信号处理依据及其实现方法,并分析了其相位测量理论误差。为了验证该微波干涉仪的测量结果可靠性,采用与矢量网络分析仪测量开关移相器的测试结果比较、对日光灯的脉动等离子体测试结果与国外数据比对等不同的方法,证明了三角波扫频式微波干涉仪系统设计思想正确、测量数据可靠、测量精度高。

新型RLC测试仪设计

自由轴式RLC测试仪因采用准数字鉴相,导致抗干扰能力差,精度低。提出一种基于完全数字鉴相的测量方法。通过乘法及低通滤波算法,对被测信号及正交相位基准进行完全数字鉴相,获得被测信号在坐标轴上的投影分量。依据投影分量计算出被测参数值。推导了被测参数数学模型。设计了测量电路。校正了测量误差,对RLC进行了抽样测试实验。结果表明被测信号投影分量的测量时间<1 ms,元件参数测量时间<20 ms,测量误差≤0.2%。这种方法比传统自由轴式RLC测量方法测量精度高、速度快。

激光测距中数字鉴相器的设计

相位法激光测距广泛应用于距离测量,尤其是短距离测量领域,测距系统的测量精度和速度主要取决于鉴相器的设计,为提高鉴相器的测量精度和速度,本文给出了一种新型数字鉴相器。通过加入反馈电路控制信号调制器,只需一组鉴相器即可实现激光发射信号与接收信号相位差的测量。调整CIC滤波器的参数,最大限度地提高滤波器输出信号的信噪比。对CORDIC算法进行优化,不仅扩展了测量范围,而且提高了测量精度和速度。本文使用Matlab对该数字鉴相器进行了性能评估,并在FPGA上实现了该数字鉴相器,与传统的数字鉴相器相比,测量精度和速度都有较大的提高,同时也降低了设计成本。

基于单二阶广义积分器的三相数字锁相环设计

在一些与电网三相电压相关联的电力电子设备中,获得电网电压实时基波相位是非常重要的。针对电网出现三相电压不平衡的情况,提出了一种基于单二阶广义积分器的三相数字锁相环的设计方案,并通过Matlab/Simulink进行仿真,仿真结果验证了锁相环在电网三相跌落而出现三相电压不平衡时,仍可以准确跟踪三相电网相位。设计方案原理清晰,结构简单,易于实现。可以很方便的移植到FPGA中,构成全硬件集成锁相环;也可以移植到DSP中,构成全软件锁相环。

基于频分复用技术的视频遥测

为了充分发挥模拟和数字视频图像传输的各自优点,将模拟调频(FM)和数字脉冲编码调制(PCM/FM)体制有效结合起来,采用频分复用体制,传输不同频谱特性的信号。关键技术包括视频图像的低门限调频解调和PCM/FM数字鉴频等。试验测试结果表明:频分复用传输体制实现的视频遥测系统具有数据传输抗干扰能力强和图像在高动态条件下传输实时性强等优点。

基于数字锁相环的新型频相检测方法研究

在经典DPLL(数字锁相环)的基础上,提出了一种在中频过采样背景条件下利用过采样值进行相位捕捉和跟踪的新型数字锁相环。该方法利用两级鉴频器实现频率锁定,同时利用高频过采样实现数字锁相,对相位误差一步调整到位而不需连续多次调整。最后讨论了波形失真和随机抖动的影响;利用相对阈值法使性能得到很大改善。该方法解决了锁定精度和锁定时间不能同时兼顾以及抗干扰能力差等若干问题。

北斗B1信号捕获跟踪算法的软件仿真研究

针对北斗B1频率的I支路信号,设计并实现了北斗软件接收机的基带处理部分;阐述了北斗B1频点信号的扩频体制和产生过程,并行码相位搜索捕获策略以及鉴相辅助跟踪环路,并设计了二阶数字环路滤波器;同时采用Matlab软件,仿真北斗中频数字信号,编码实现捕获跟踪算法,并分别通过对仿真信号和真实卫星信号的捕获跟踪,验证捕获跟踪算法的可行性,并提出锁频环辅助锁相环算法的改进思路;为进一步开展北斗软件接收机相关技术研究打下了基础。