期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种用于高性能FPGA的多电平标准I/O电路
1
作者
曹正州
张胜广
+2 位作者
单悦尔
张艳飞
刘国柱
《半导体技术》
CAS
北大核心
2023年第10期919-927,共9页
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通...
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通过互补自偏置的折叠式放大器和施密特触发器的设计,实现了对单端输入信号、半差分输入信号和全差分输入信号等多种电平标准的兼容。在输出缓冲器中,支持多种驱动电流的输出,并且可设置输出的翻转率,降低了同步开关输出可能引起的噪声。低电压差分信号驱动器采用了预加重电流技术,提高了信号的质量。该I/O电路同时集成了数控阻抗电路,可以实时地精确匹配传输线的阻抗特性,提高了信号的完整性。仿真和实测结果表明,该支持多电平标准的I/O电路能够为高性能FPGA提供灵活、可靠的高速数据传输功能。
展开更多
关键词
现场可编程门阵列(FPGA)
输入/输出缓冲器
多电平标准
数控阻抗(
dci
)
低电压差分信号(LVDS)
下载PDF
职称材料
65nm CMOS工艺中的高速多标准FPGA I/O接口设计
被引量:
1
2
作者
景行
赵琦
+2 位作者
柯可人
易婷
洪志良
《固体电子学研究与进展》
CAS
CSCD
北大核心
2014年第4期381-386,402,共7页
设计了一种现场可编程门阵列(FPGA)中使用的高速可配置的输入输出(I/O)接口电路。通过使用电平移位电路、互补自偏置差分放大电路(CSDA)等,该电路实现了包括低压差分信号(LVDS)在内的多种常见的接口协议标准。该电路同时具备可编程配置...
设计了一种现场可编程门阵列(FPGA)中使用的高速可配置的输入输出(I/O)接口电路。通过使用电平移位电路、互补自偏置差分放大电路(CSDA)等,该电路实现了包括低压差分信号(LVDS)在内的多种常见的接口协议标准。该电路同时具备可编程配置压摆率和可编程配置输出驱动电流的功能,同时为保证信号完整性,设计了数字阻抗匹配(DCI)模块。芯片使用SMIC 1P10M65nm CMOS工艺流片。测试结果表明,芯片核心电路在1.2V电压下能保证各种协议工作正常,输入输出信号延时、最大输出电流、最高工作速率等与仿真结果吻合,均达到设计指标要求。
展开更多
关键词
现场可编程门阵列
输入输出接口
互补自偏置差分放大电路
高速
低压差分信号
数字阻抗匹配
下载PDF
职称材料
题名
一种用于高性能FPGA的多电平标准I/O电路
1
作者
曹正州
张胜广
单悦尔
张艳飞
刘国柱
机构
中国电子科技集团公司第五十八研究所
出处
《半导体技术》
CAS
北大核心
2023年第10期919-927,共9页
基金
国家自然科学基金面上项目(62174150)
江苏省自然科学基金面上项目(BK20211040,BK20211041)。
文摘
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通过互补自偏置的折叠式放大器和施密特触发器的设计,实现了对单端输入信号、半差分输入信号和全差分输入信号等多种电平标准的兼容。在输出缓冲器中,支持多种驱动电流的输出,并且可设置输出的翻转率,降低了同步开关输出可能引起的噪声。低电压差分信号驱动器采用了预加重电流技术,提高了信号的质量。该I/O电路同时集成了数控阻抗电路,可以实时地精确匹配传输线的阻抗特性,提高了信号的完整性。仿真和实测结果表明,该支持多电平标准的I/O电路能够为高性能FPGA提供灵活、可靠的高速数据传输功能。
关键词
现场可编程门阵列(FPGA)
输入/输出缓冲器
多电平标准
数控阻抗(
dci
)
低电压差分信号(LVDS)
Keywords
field programmable gate array(FPGA)
input/output buffer
multi-level standard
digitally controlled
impedance
(
dci
)
low voltage differential signal(LVDS)
分类号
TN79 [电子电信—电路与系统]
下载PDF
职称材料
题名
65nm CMOS工艺中的高速多标准FPGA I/O接口设计
被引量:
1
2
作者
景行
赵琦
柯可人
易婷
洪志良
机构
复旦大学专用集成电路与系统国家重点实验室
出处
《固体电子学研究与进展》
CAS
CSCD
北大核心
2014年第4期381-386,402,共7页
基金
国家高科技研究发展计划(863)资助项目(2012AA012001)
文摘
设计了一种现场可编程门阵列(FPGA)中使用的高速可配置的输入输出(I/O)接口电路。通过使用电平移位电路、互补自偏置差分放大电路(CSDA)等,该电路实现了包括低压差分信号(LVDS)在内的多种常见的接口协议标准。该电路同时具备可编程配置压摆率和可编程配置输出驱动电流的功能,同时为保证信号完整性,设计了数字阻抗匹配(DCI)模块。芯片使用SMIC 1P10M65nm CMOS工艺流片。测试结果表明,芯片核心电路在1.2V电压下能保证各种协议工作正常,输入输出信号延时、最大输出电流、最高工作速率等与仿真结果吻合,均达到设计指标要求。
关键词
现场可编程门阵列
输入输出接口
互补自偏置差分放大电路
高速
低压差分信号
数字阻抗匹配
Keywords
field programmable gate array (FPGA)
input^output (I/O)
complementary self-biased differential amplifier (CSDA)
high-speed
low voltage differential signal (LVDS)
digitallycontrolled impedance (dci)
分类号
TN79 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种用于高性能FPGA的多电平标准I/O电路
曹正州
张胜广
单悦尔
张艳飞
刘国柱
《半导体技术》
CAS
北大核心
2023
0
下载PDF
职称材料
2
65nm CMOS工艺中的高速多标准FPGA I/O接口设计
景行
赵琦
柯可人
易婷
洪志良
《固体电子学研究与进展》
CAS
CSCD
北大核心
2014
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部