An S-band frequency synthesizer for a stepped-frequency radar is presented. This frequen- cy synthesizer is based on a direct digital synthesizer （ DDS ） -driven wideband phase-locked loop （PLL） architecture which...An S-band frequency synthesizer for a stepped-frequency radar is presented. This frequen- cy synthesizer is based on a direct digital synthesizer （ DDS ） -driven wideband phase-locked loop （PLL） architecture which can achieve low spurious noise and rapid frequency hopping simultaneous- ly. The mechanism of introducing high level spurs by the images of DDS digital to analog convertor （DAC） output is analyzed. A novel DDS frequency planning method is proposed to ensure low col- ored noise within the entire bandwidth. The designed output frequency range is 3. 765 -4. 085 GHz, and the step size is 5 MHz with frequency agility of less than 1 μs. Measured results demonstrate that the average spurious free dynamic range （SFDR） is about 64 dBc in a 320 MHz bandwidth.展开更多
文章主要介绍一种现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)控制数字频率合成器(Direct Digital Synthesizer,DDS)实现四进制移频键控(Quaternary Frequency Shift Keying,4FSK)&频率调制(Frequency Modulation,FM...文章主要介绍一种现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)控制数字频率合成器(Direct Digital Synthesizer,DDS)实现四进制移频键控(Quaternary Frequency Shift Keying,4FSK)&频率调制(Frequency Modulation,FM)调制载波的设计方案,给出技术指标参数、硬件组成框图以及信号处理流程,对4FSK的调制信号和FM信号产生的实施方法进行探讨,并对电路框图中的关键器件进行国产化设计选型。展开更多
为满足现代电子测量和无线电通信领域对激励源的需求,采用DDS(Direct Digital Synthesizer)芯片AD9854ASVZ设计一款高频率高精度信号发生器。ARM Cortex-M3内核的STM32F103VE芯片作为系统的MCU(Microcontroller Unit);在MDK-ARM平台下用...为满足现代电子测量和无线电通信领域对激励源的需求,采用DDS(Direct Digital Synthesizer)芯片AD9854ASVZ设计一款高频率高精度信号发生器。ARM Cortex-M3内核的STM32F103VE芯片作为系统的MCU(Microcontroller Unit);在MDK-ARM平台下用C语言开发主监控程序和信号产生程序;利用Python工具在PC(Personal Computer)端编写人机交互界面,通过串口实现PC与MCU之间通信;设计低通滤波电路和多级放大电路对产生的信号进行噪声(杂散)抑制和幅度控制。测试结果表明,该信号发生器输出信号失真小,精度高,频率范围宽,具备较好的稳定性。输出正弦波、方波的频率范围为DC^150 MHz,频率漂移100 PPB(Part Per Billion),频率分辨率1μHz,输出信号幅度峰峰值可在10 m V^20 V范围内,以10 m V步进调节。技术指标满足大部分外场实验和工业应用的需求。展开更多
Chirp超宽带具有峰值平均功率比(peak to average power ratio,PAPR)接近为1、测距定位能力强等优势,能够有效解决传统的超宽带技术存在的PAPR过大、传输距离短等问题,设计并产生Chirp超宽带信号是实现该通信系统的关键技术之一。提出...Chirp超宽带具有峰值平均功率比(peak to average power ratio,PAPR)接近为1、测距定位能力强等优势,能够有效解决传统的超宽带技术存在的PAPR过大、传输距离短等问题,设计并产生Chirp超宽带信号是实现该通信系统的关键技术之一。提出了一种高性能Chirp超宽带信号源方案,通过采用现场可编程门阵列(field-programma-ble gate array,FPGA)控制直接数字频率合成(direct digital synthesis,DDS)芯片AD9956产生低频Chirp信号,并结合锁相环(phase locked loop,PLL)技术实现带宽扩展,从而获得Chirp超宽带信号。实验表明,所设计的Chirp超宽带信号源具有结构简单、可编程、可扩展、性能好及实用性强等优点。展开更多
直接数字合成器(direct digital synthesizer,DDS)是近年来迅速发展起来的频率合成技术,具有频率分辨率高、频率捷变等诸多优点.但其缺点是杂散抑制性能较差.分析了理想DDS的频谱结构,给出了杂散频谱的产生机理,并据此开发了图形化的频...直接数字合成器(direct digital synthesizer,DDS)是近年来迅速发展起来的频率合成技术,具有频率分辨率高、频率捷变等诸多优点.但其缺点是杂散抑制性能较差.分析了理想DDS的频谱结构,给出了杂散频谱的产生机理,并据此开发了图形化的频谱分析与杂散预测软件包.测试结果与理论值的对比说明了该软件包的正确性,并对基于DDS技术的频率源设计具有一定的实用性和指导意义.展开更多
基金Supported by the Fund of National Defense Industry Innova-tive Team(231)
文摘An S-band frequency synthesizer for a stepped-frequency radar is presented. This frequen- cy synthesizer is based on a direct digital synthesizer （ DDS ） -driven wideband phase-locked loop （PLL） architecture which can achieve low spurious noise and rapid frequency hopping simultaneous- ly. The mechanism of introducing high level spurs by the images of DDS digital to analog convertor （DAC） output is analyzed. A novel DDS frequency planning method is proposed to ensure low col- ored noise within the entire bandwidth. The designed output frequency range is 3. 765 -4. 085 GHz, and the step size is 5 MHz with frequency agility of less than 1 μs. Measured results demonstrate that the average spurious free dynamic range （SFDR） is about 64 dBc in a 320 MHz bandwidth.
文摘文章主要介绍一种现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)控制数字频率合成器(Direct Digital Synthesizer,DDS)实现四进制移频键控(Quaternary Frequency Shift Keying,4FSK)&频率调制(Frequency Modulation,FM)调制载波的设计方案,给出技术指标参数、硬件组成框图以及信号处理流程,对4FSK的调制信号和FM信号产生的实施方法进行探讨,并对电路框图中的关键器件进行国产化设计选型。
文摘为满足现代电子测量和无线电通信领域对激励源的需求,采用DDS(Direct Digital Synthesizer)芯片AD9854ASVZ设计一款高频率高精度信号发生器。ARM Cortex-M3内核的STM32F103VE芯片作为系统的MCU(Microcontroller Unit);在MDK-ARM平台下用C语言开发主监控程序和信号产生程序;利用Python工具在PC(Personal Computer)端编写人机交互界面,通过串口实现PC与MCU之间通信;设计低通滤波电路和多级放大电路对产生的信号进行噪声(杂散)抑制和幅度控制。测试结果表明,该信号发生器输出信号失真小,精度高,频率范围宽,具备较好的稳定性。输出正弦波、方波的频率范围为DC^150 MHz,频率漂移100 PPB(Part Per Billion),频率分辨率1μHz,输出信号幅度峰峰值可在10 m V^20 V范围内,以10 m V步进调节。技术指标满足大部分外场实验和工业应用的需求。
文摘Chirp超宽带具有峰值平均功率比(peak to average power ratio,PAPR)接近为1、测距定位能力强等优势,能够有效解决传统的超宽带技术存在的PAPR过大、传输距离短等问题,设计并产生Chirp超宽带信号是实现该通信系统的关键技术之一。提出了一种高性能Chirp超宽带信号源方案,通过采用现场可编程门阵列(field-programma-ble gate array,FPGA)控制直接数字频率合成(direct digital synthesis,DDS)芯片AD9956产生低频Chirp信号,并结合锁相环(phase locked loop,PLL)技术实现带宽扩展,从而获得Chirp超宽带信号。实验表明,所设计的Chirp超宽带信号源具有结构简单、可编程、可扩展、性能好及实用性强等优点。
文摘直接数字合成器(direct digital synthesizer,DDS)是近年来迅速发展起来的频率合成技术,具有频率分辨率高、频率捷变等诸多优点.但其缺点是杂散抑制性能较差.分析了理想DDS的频谱结构,给出了杂散频谱的产生机理,并据此开发了图形化的频谱分析与杂散预测软件包.测试结果与理论值的对比说明了该软件包的正确性,并对基于DDS技术的频率源设计具有一定的实用性和指导意义.
