期刊文献+
共找到435篇文章
< 1 2 22 >
每页显示 20 50 100
Controlling the light wavefront through a scattering medium based on direct digital frequency synthesis technology 被引量:1
1
作者 Yuan Yuan Min-Yuan Sun +3 位作者 Yong Bi Wei-Nan Gao Shuo Zhang Wen-Ping Zhang 《Chinese Physics B》 SCIE EI CAS CSCD 2021年第1期283-287,共5页
Phase modulation is a crucial step when the frequency-based wavefront optimization technique is exploited to measure the optical transmission matrix(TM) of a scattering medium. We report a simple but powerful method, ... Phase modulation is a crucial step when the frequency-based wavefront optimization technique is exploited to measure the optical transmission matrix(TM) of a scattering medium. We report a simple but powerful method, direct digital frequency synthesis(DDS) technology to modulate the phase front of the laser and measure the TM. By judiciously modulating the phase front of a He–Ne laser beam, we experimentally generate a high quality focus at any targeted location through a 2 mm thick 120 grit ground glass diffuser, which is commercially used in laser display and laser holographic display for improving brightness uniformity and reducing speckle. The signal to noise ratio(SNR) of the clear round focus is 50 and the size is about 44 μm. Our study will open up new avenues for enhancing light energy delivery to the optical engine in laser TV to lower the power consumption, phase compensation to reduce the speckle noise, and controlling the lasing threshold in random lasers. 展开更多
关键词 optical transmission matrix direct digital frequency synthesis technology phase modulation wavefront optimization
下载PDF
Novel analysis method for the spurious spectrum of direct digitalfrequency synthesizer in the presence of phase truncation
2
作者 XieRenhong ShiXiangquan 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 2005年第2期301-304,共4页
Based on the analysis of the spurious introduced by phase accumulation truncation which was made by Nicholas, a new simplified algorithm for spurious spectrum in the presence of phase truncation is presented by using ... Based on the analysis of the spurious introduced by phase accumulation truncation which was made by Nicholas, a new simplified algorithm for spurious spectrum in the presence of phase truncation is presented by using the mapping mathematics and number theoretic method, it is possible to precisely analyze the spurious location and the spurious amplitude introduced by phase truncation in practical applications by computer. 展开更多
关键词 direct digital frequency synthesis phase truncation SPURIOUS mapping.
下载PDF
EXACT ANALYSIS OF SPURIOUS SIGNALS IN DIRECT DIGITAL FREQUENCY SYNTHESIZERS DUE TO AMPLITUDE QUANTIZATION
3
作者 Tian Xinguang Zhang Eryang 《Journal of Electronics(China)》 2009年第4期448-455,共8页
Amplitude quantization is one of the main sources of spurious noise frequencies in Direct Digital Frequency Synthesizers (DDFSs), which affect their application to many wireless telecommu- nication systems. In this pa... Amplitude quantization is one of the main sources of spurious noise frequencies in Direct Digital Frequency Synthesizers (DDFSs), which affect their application to many wireless telecommu- nication systems. In this paper, two different kinds of spurious signals due to amplitude quantization in DDFSs are exactly formulated in the time domain and detailedly compared in the frequency do- main, and the effects of the DDFS parameter variations on the spurious performance are thoroughly studied. Then the spectral properties and power levels of the amplitude-quantization spurs in the absence of phase-accumulator truncation are emphatically analyzed by waveform estimation and computer simulation, and several important conclusions are derived which can provide theoretical support for parameter choice and spurious performance evaluation in the application of DDFSs. 展开更多
关键词 direct Digital frequency synthesizer (ddfs SPUR Amplitude quantization Phase truncation
下载PDF
一种基于0.35m工艺的高速混合旋转结构DDFS 被引量:3
4
作者 万书芹 季惠才 +3 位作者 于宗光 阮园 陈珍海 张凯虹 《固体电子学研究与进展》 CAS CSCD 北大核心 2009年第4期505-510,共6页
设计实现了一种基于CORDIC算法和乘法器的直接数字频率合成器。采用混合旋转算法实现相位幅度转换,最高工作频率达到400MHz。在算法级,将DDFS中需要执行的π/4旋转操作分成两次旋转完成,第一次旋转采用CORDIC算法,第二次旋转采用乘法器... 设计实现了一种基于CORDIC算法和乘法器的直接数字频率合成器。采用混合旋转算法实现相位幅度转换,最高工作频率达到400MHz。在算法级,将DDFS中需要执行的π/4旋转操作分成两次旋转完成,第一次旋转采用CORDIC算法,第二次旋转采用乘法器来完成,同时采用流水线结构来实现累加器,提高整体性能。在晶体管级,采用DPL(Double-pass-transistor logic)逻辑实现基本电路单元,减少延迟提高速度。经0.35μmCMOS工艺流片,在400MHz的工作频率下,输出信号在80MHz处,SFDR为76.47dB,整个芯片面积为3.4mm×3.8mm。 展开更多
关键词 直接数字频率合成 CORDIC算法 流水线设计 角度旋转
下载PDF
基于0.13μm CMOS工艺2GHz高速并行结构DDFS的设计 被引量:2
5
作者 万书芹 于宗光 +2 位作者 季惠才 张涛 陈珍海 《固体电子学研究与进展》 CAS CSCD 北大核心 2016年第6期452-456,476,共6页
设计实现了一种基于高速并行架构的直接数字频率合成器。核心模块相位幅度转换采用混合旋转算法实现,第一级采用CORDIC算法,预先计算旋转值;第二级采用乘法器,降低幅度计算的时钟周期。电路架构采用多路并行结构,同时采用交织采样算法... 设计实现了一种基于高速并行架构的直接数字频率合成器。核心模块相位幅度转换采用混合旋转算法实现,第一级采用CORDIC算法,预先计算旋转值;第二级采用乘法器,降低幅度计算的时钟周期。电路架构采用多路并行结构,同时采用交织采样算法来实现信号的采样,最高工作频率达到2GHz。经0.13μm 1P6M MIX Signal CMOS工艺流片,整个芯片面积为3.2mm×3.6mm。经测试在2GHz的工作频率下,输出信号在701 MHz处,窄带SFDR为86.35dB;输出信号在742 MHz处,宽带SFDR为52.01dB。 展开更多
关键词 直接数字频率合成 CORDIC算法 交织采样 角度旋转
下载PDF
基于FPGA的DDFS信号发生器设计 被引量:6
6
作者 杨敏 王利 +2 位作者 张金时 裴水源 罗浩 《自动化仪表》 CAS 2019年第2期95-97,102,共4页
基于直接数字频率合成(DDFS)的基本原理,设计了基于现场可编程门阵列(FPGA)的DDFS信号发生器。给出了硬件描述语言Verilog HDL编程实现方法。信号发生器所需要的波形数据由Matlab生成,再通过Quartus将波形数据转换成. mif文件;通过调用R... 基于直接数字频率合成(DDFS)的基本原理,设计了基于现场可编程门阵列(FPGA)的DDFS信号发生器。给出了硬件描述语言Verilog HDL编程实现方法。信号发生器所需要的波形数据由Matlab生成,再通过Quartus将波形数据转换成. mif文件;通过调用ROM IP核的方式,将. mif文件中的波形数据导入FPGA的RAM中。采用JTAG将整个启动程序配置到EPCS flash中。上电时,FPGA从EPCS获取配置程序,使得该信号发生器可以脱离计算机独立工作。通过增加按键进行波形类型的选择,并同时调节波形频率与相位。通过增加LCD来进行显示按键数据,以便与示波器观察到的数据进行对比。该信号发生器幅值范围为0~5 V,频率范围为1~100 kHz,波形可为正弦波、三角波、方波。仿真与实际测试结果表明,该信号发生器设计合理、准确性高、结构简单、使用方便。 展开更多
关键词 直接数字频率合成 现场可编程门阵列 信号发生器 VERILOGHDL LCD DAC Matlab Flash
下载PDF
基于非线性逼近法的QDDFS新构架 被引量:1
7
作者 赵占锋 周志权 乔晓林 《电子学报》 EI CAS CSCD 北大核心 2007年第1期1-3,共3页
本文将三角近似法和非线性逼近法相结合,提出了一种高压缩比的设计方案.并对该设计方案进行了详细的理论分析和参数优化,在16 bit的QDDFS系统中,压缩比达到了655.36∶1,并且无失真动态范围(SFDR)优于96dBc,最后给出了本方案的详细结构.
关键词 ddfs 三角近似法 非线性近似
下载PDF
利用直接数字式频率综合技术(DDFS)综合低频扫频系统的的原理和方法 被引量:1
8
作者 薛方 《合肥工业大学学报(自然科学版)》 CAS CSCD 1994年第4期118-124,共7页
本文论述利用DDFS技术综合低频扫频系统的原理方法以及DDFS技术的特点.
关键词 频率综合 低频扫频系统 数字信号处理 频率合成
下载PDF
基于65nmCMOS工艺的3.4GHz高速高分辨率DDFS设计与实现
9
作者 万书芹 于宗光 +3 位作者 蒋颖丹 张涛 范晓捷 朱江 《半导体技术》 CAS 北大核心 2020年第6期419-424,共6页
设计了一种集成数字内核和数模转换器(DAC)的高速、高分辨率直接数字频率合成器(DDFS)。其核心模块相幅转换器采用混合坐标旋转数字计算(CORDIC)算法,以缩短幅度计算的时钟周期,减少硬件消耗。DDFS电路采用多路并行结构,以降低核心运算... 设计了一种集成数字内核和数模转换器(DAC)的高速、高分辨率直接数字频率合成器(DDFS)。其核心模块相幅转换器采用混合坐标旋转数字计算(CORDIC)算法,以缩短幅度计算的时钟周期,减少硬件消耗。DDFS电路采用多路并行结构,以降低核心运算模块的工作频率,采用多级交织采样实现低速信号到高速信号的采样,再将数据合成输出。DAC的设计采用温度计编码和二进制编码混合方式实现内部编码,采用双路归零编码方式实现信号输出。采用数字校准模块调整数字和模拟时钟的相位,确保信号从数字内核到DAC的正确采样。基于65 nm 1P8M CMOS工艺完成DDFS芯片的设计和流片,芯片面积为3.5 mm×4.7 mm。经测试在3.4 GHz的时钟频率下,输出信号频率约为1.36 GHz,窄带无杂散动态范围(SFDR)为89.75 dB;宽带SFDR为39.61 dB。 展开更多
关键词 直接数字频率合成(ddfs) 坐标旋转数字计算(CORDIC)算法 交织采样 角度旋转 数字校准
下载PDF
DDFS优化算法在谐波信号发生器设计中的应用
10
作者 李林 时海涛 《实验室研究与探索》 CAS 北大核心 2011年第12期47-49,70,共4页
在分析了传统DDFS应用中存在的资源利用率不高,输出频率不够精准、缺陷的基础上,提出了一种基于改进直接数字频率合成(DDFS)技术的谐波信号发生器的设计与实现方法。该方法从频率精度的提高和内存容量的压缩两方面进行一些有益的探讨。... 在分析了传统DDFS应用中存在的资源利用率不高,输出频率不够精准、缺陷的基础上,提出了一种基于改进直接数字频率合成(DDFS)技术的谐波信号发生器的设计与实现方法。该方法从频率精度的提高和内存容量的压缩两方面进行一些有益的探讨。实践证明,通过优化DDFS结构和引进新的算法,在不影响系统速度和可靠性的前提下有效地提高了频率精度和实现了内存压缩。 展开更多
关键词 优化算法 内存压缩 直接数字频率合成
下载PDF
改进型高速高精度CORDIC算法及其在DDFS中的应用 被引量:11
11
作者 史方显 曾立 +2 位作者 陈昱 王淼 占丰 《电子学报》 EI CAS CSCD 北大核心 2017年第2期446-451,共6页
提出了一种新的选择迭代式高速高精度CORDIC(COrdinate Rotation Digital Computer)算法.基于表驱动法缩小目标旋转角度,通过改进的基本角度选择方法旁路不必要的迭代;并以移位和减法实现幅度校正,减小硬件资源消耗.设定角度误差小于10^... 提出了一种新的选择迭代式高速高精度CORDIC(COrdinate Rotation Digital Computer)算法.基于表驱动法缩小目标旋转角度,通过改进的基本角度选择方法旁路不必要的迭代;并以移位和减法实现幅度校正,减小硬件资源消耗.设定角度误差小于10^(-5)rad时,迭代次数减小至7次以下.在DDFS(Direct Digital Frequency Synthesizer)的应用中,利用区间压缩技术在Xilinx的FPGA中实现20位定点小数电路设计.仿真及实测结果表明,该算法幅度误差小于2×10^(-5),输出延时不大于43.5ns,同时硬件资源消耗不增加. 展开更多
关键词 坐标旋转数字计算机 直接数字频率合成器 表驱动 现场可编程门阵列
下载PDF
基于六线逼近法的DDFS算法的实现
12
作者 刘兵 高博 +1 位作者 龚敏 张杰 《电子器件》 CAS 北大核心 2015年第1期218-221,共4页
为了提高直接数字频率合成技术的资源利用率,结合三角函数的对称性和线性幅值逼近算法对正弦信号分段算法进行研究,提出基于六线线性逼近优化算法,使用6段不大于正弦值的均与分段的线段逼近之后,使用QE-ROM(量化-误差存储)存储线段与正... 为了提高直接数字频率合成技术的资源利用率,结合三角函数的对称性和线性幅值逼近算法对正弦信号分段算法进行研究,提出基于六线线性逼近优化算法,使用6段不大于正弦值的均与分段的线段逼近之后,使用QE-ROM(量化-误差存储)存储线段与正弦值差值的办法,在不影响频率特征和最大误差特性基础上,实现了算法的简化,并压缩了误差补偿存储器所需存储空间。实验结果表明对于9 bit正弦输出只需使用336 bit存储器和4个加法器3个选择器一个比较器即可实现整个系统,并且最大的工作频率达到了210 MHz,共消耗110个LE,49个存储器。压缩比远远高于传统的压缩算法。 展开更多
关键词 FPGA 直接数字频率合成器 六线线性逼近优化算法 相位转换 存储器压缩
下载PDF
A 4 GHz 32 bit direct digital frequency synthesizer based on a novel architecture
13
作者 武锦 陈建武 +4 位作者 吴旦昱 周磊 江帆 金智 刘新宇 《Journal of Semiconductors》 EI CAS CSCD 2013年第11期136-141,共6页
This paper presents a novel direct digital frequency synthesizer (DDFS) architecture based on nonlinear DAC coarse quantization and the ROM-based piecewise approximation method, which has the advantages of high spee... This paper presents a novel direct digital frequency synthesizer (DDFS) architecture based on nonlinear DAC coarse quantization and the ROM-based piecewise approximation method, which has the advantages of high speed, low power and low hardware resources. By subdividing the sinusoid into a collection of phase segments, the same initial value of each segment is realized by a nonlinear DAC. The ROM is decomposed with a coarse ROM and fine ROM using the piecewise approximation method. Then, the coarse ROM stores the offsets between the initial value of the common segment and the initial value of each line in the same segment. Meanwhile, the fine ROM stores the differences between the line values and the initial value of each line. A ROM compression ratio of 32 can be achieved in the case of 11 bit phase and 9 bit amplitude. Based on the above method, a prototype chip was fabricated using 1.4 #m GaAs HBT technology. The measurement shows an average spurious-free dynamic range (SFDR) of 45 dBc, with the worst SFDR only 40.07 dBc at a 4.0 GHz clock. The chip area is 4.6 × 3.7 mm2 and it consumes 7 W from a --4.9 V power supply. 展开更多
关键词 direct digital frequency synthesis read-only memory digital-to-analog converter gallium arsenide heterojunction bipolar transistor
原文传递
A high speed direct digital frequency synthesizer based on multi-channel structure
14
作者 袁凌 张强 石寅 《Journal of Semiconductors》 EI CAS CSCD 2015年第6期131-135,共5页
This paper presents a direct digital frequency synthesizer (DDFS) for high speed application based on multi-channel structure. This DDFS has phase resolution of 32 bits and magnitude resolution of 12 bits. In order ... This paper presents a direct digital frequency synthesizer (DDFS) for high speed application based on multi-channel structure. This DDFS has phase resolution of 32 bits and magnitude resolution of 12 bits. In order to ensure the high speed and high resolution at the same time, the multi-channel sampling technique is used and a 12 bits linear digital-to-analog converter is implemented. The chip is fabricated in TSMC 130 nm CMOS technology with active area of 0.89 x 0.98 mm2 and total power consumption of 300 mW at a single 1.2 V supply voltage. The maximum operating speed is up to 2.0 GHz at room temperature. 展开更多
关键词 direct digital frequency synthesizer (ddfs MULTI-CHANNEL phase-to-sine-amplitude converters(PSAC)
原文传递
基于FPGA的小型无人机通信干扰系统设计与实现
15
作者 黄永福 李亚柯 《机械制造与自动化》 2024年第5期122-125,共4页
针对无人机快速发展带来的黑飞无人机、无人机扰民等问题,以直接式数字频率合成为技术原理,提出一种基于通信干扰的无人机干扰系统,选择现场可编程门阵列作为核心芯片,设计无需镜像抑制算法和滤波器的双边带发射干扰硬件结构。相关测试... 针对无人机快速发展带来的黑飞无人机、无人机扰民等问题,以直接式数字频率合成为技术原理,提出一种基于通信干扰的无人机干扰系统,选择现场可编程门阵列作为核心芯片,设计无需镜像抑制算法和滤波器的双边带发射干扰硬件结构。相关测试验证了本系统的可行性和有效性。 展开更多
关键词 直接式数字频率合成 无人机 通信干扰 系统设计 现场可编程门阵列
下载PDF
基于改进CORDIC算法实现高速直接数字频率合成器 被引量:22
16
作者 万书芹 陈宛峰 +2 位作者 黄嵩人 季惠才 于宗光 《仪器仪表学报》 EI CAS CSCD 北大核心 2010年第11期2586-2591,共6页
设计实现了一种高速直接数字频率合成器。利用混合CORDIC算法的思想,用混合角度集代替传统正切角度集,并讨论了在二进制格式下的中间值,采用改进的混合差分CORDIC算法实现了相位幅度的转换。在确保算法的迭代精度和收敛区间的前提下,避... 设计实现了一种高速直接数字频率合成器。利用混合CORDIC算法的思想,用混合角度集代替传统正切角度集,并讨论了在二进制格式下的中间值,采用改进的混合差分CORDIC算法实现了相位幅度的转换。在确保算法的迭代精度和收敛区间的前提下,避免了传统算法中旋转方向依赖于上一次迭代的现象,提高了数据的吞吐量;同时消除了常用冗余算法引进额外电路的情况。分析了采用CORDIC算法所带来的误差,综合考虑精度和电路复杂度,确定字长和迭代次数获得14位的输出有效位。经0.18μm6M2P CMOS工艺流片,在1GHz的工作频率下,输出信号在98.6MHz处,SFDR为68.39dB,整个芯片面积为4.19mm×3.17mm。 展开更多
关键词 直接数字频率合成器 CORDIC算法 差分CORDIC 混合角度集
下载PDF
直接数字合成调频信号的研究 被引量:36
17
作者 王秋生 王祁 孙圣和 《仪器仪表学报》 EI CAS CSCD 北大核心 2000年第4期428-430,共3页
本文提出了直接数字合成调频信号的一种新方法 ,它采用两级相位累加器对波形存储器寻址的结构。在第一级寻址结构中产生的调制信号幅度序列和载波频率值在加法器中相加 ,并将相加的结果作为第二级相位累加器的频率控制字 ;再将第二级寻... 本文提出了直接数字合成调频信号的一种新方法 ,它采用两级相位累加器对波形存储器寻址的结构。在第一级寻址结构中产生的调制信号幅度序列和载波频率值在加法器中相加 ,并将相加的结果作为第二级相位累加器的频率控制字 ;再将第二级寻址结构中产生的调频信号序列通过数字—模拟转换器和低通滤波器 ,就实现了调频信号的直接数字合成。仿真结果表明本文提出的直接数字合成调频信号的方法是可行的。采用该方法合成调频信号具有硬件电路简单 ,中心频率稳定度高 ,频率偏移大等优点。 展开更多
关键词 直接数字合成 调频信号 信号合成
下载PDF
基于Parallel_CORDIC的高精度高速度直接数字频率合成器的FPGA实现 被引量:12
18
作者 祁艳杰 刘章发 《电子学报》 EI CAS CSCD 北大核心 2014年第7期1392-1397,共6页
本文提出了一种直接数字频率合成器(DDFS)的设计,以Parallel_CORDIC(COrdinate Rotation Digital Computer)算法模块替代传统的查找表方式,实现了相位与幅度的一一对应,输出相位完全正交的正余弦波形;同时应用旋转角度预测及4:2的进位... 本文提出了一种直接数字频率合成器(DDFS)的设计,以Parallel_CORDIC(COrdinate Rotation Digital Computer)算法模块替代传统的查找表方式,实现了相位与幅度的一一对应,输出相位完全正交的正余弦波形;同时应用旋转角度预测及4:2的进位保存加法器(CSA)技术,将速度比传统CORDIC算法提高41.7%,精度提高到10-4.最后以Xilinx的FPGA硬件实现整个设计. 展开更多
关键词 直接数字频率合成技术(ddfs) PARALLEL CORDIC 进位保存加法器(CSA) FPGA
下载PDF
无相位截断情况下DDS的幅度量化杂散特性分析 被引量:13
19
作者 田新广 李文法 +1 位作者 孙春来 张尔扬 《仪器仪表学报》 EI CAS CSCD 北大核心 2008年第5期914-920,共7页
幅度量化是DDS的主要杂散来源之一。本文结合DDS在军用无线通信系统中的应用,对两种条件下的幅度量化杂散信号进行了严格的时域描述和频谱对比,分析了各种DDS参数对杂散特性的影响,然后着重对无相位截断情况下的幅度量化杂散信号进行了... 幅度量化是DDS的主要杂散来源之一。本文结合DDS在军用无线通信系统中的应用,对两种条件下的幅度量化杂散信号进行了严格的时域描述和频谱对比,分析了各种DDS参数对杂散特性的影响,然后着重对无相位截断情况下的幅度量化杂散信号进行了DFT分析和波形分析,推导出几个关于其频域特征和功率水平的重要结论,并通过实际DDS芯片的杂散测量结果和计算机仿真对结论进行了验证。这些结论可用于DDS工程应用中的杂散评估和参数选择,同时也可为DDS的低杂散设计提供理论依据。 展开更多
关键词 直接数字频率合成 杂散 幅度量化 相位截断
下载PDF
一种数字频率特性测试仪的设计 被引量:11
20
作者 孟瑞丽 宋安 +2 位作者 张宏群 尤天羽 刘恒 《南京信息工程大学学报(自然科学版)》 CAS 2015年第2期137-141,共5页
设计了一种基于正交调制原理的数字频率特性测试仪,系统用稳态响应法测量电路的频率特性.单片机作为主控芯片,完成系统的总体控制及数字信号处理;使用集成的直接数字频率合成芯片输出全频率范围内的正弦波.系统对待测电路的输入信号及... 设计了一种基于正交调制原理的数字频率特性测试仪,系统用稳态响应法测量电路的频率特性.单片机作为主控芯片,完成系统的总体控制及数字信号处理;使用集成的直接数字频率合成芯片输出全频率范围内的正弦波.系统对待测电路的输入信号及其输出响应采样,经数字信号处理后,获得电路的幅频特性和相频特性.设计的测试仪测某RLC网络,中心频率的相对误差小于0.2%,有载品质因数相对误差小于1.25%,最大电压增益大于-1 d B.频率特性测试仪输入输出阻抗均为50Ω,幅频误差绝对值小于0.5 d B,相频误差绝对值小于3°,测试仪能满足微机械谐振传感器特征参数测试需求. 展开更多
关键词 直接数字频率合成(DDS) 正交 幅频曲线 相频曲线
下载PDF
上一页 1 2 22 下一页 到第
使用帮助 返回顶部