基于ZYNQ MPSOC的以太网PHY芯片功能测试方法

随着以太网技术和集成电路技术的发展,以太网物理层(Physical Layer,PHY)芯片的速率和性能都得到了极大提升,电路复杂度更是几何级增长,以至于常规的自动测试设备(Automatic Test Equipment,ATE)测试很难充分验证其功能,所以亟需开展相应测试方法研究。提出了一种高效的基于ZYNQ MPSOC的以太网PHY芯片功能测试方法。该方法以ZYNQ MPSOC为核心,设计了一种直达应用层面的系统级测试装置,从而减少了与物理层直接交互的行为,有效降低了测试装置及程序开发难度。经试验验证,提出的基于ZYNQ MPSOC的以太网PHY芯片功能测试方法能够用于以太网PHY芯片测试。

RMII模式以太网PHY芯片DP83848C的应用

介绍了美国国家半导体公司的PHY芯片DP83848C的功能特性;给出了在RMII(Reduced Medium Independent Interface,精简的介质无关接口)模式下的硬件电路及软件设计,以及在PCB布局布线过程中的注意事项。该设计为嵌入式系统中以太网底层的软硬件设计提供了参考,也为TCP/IP协议在嵌入式系统上的实现提供了硬件平台。

基于以太网PHY的高速可靠数据传输方法实现

介绍了一种在成熟以太网物理层技术的基础上使用硬件协议实现的高速可靠数据传输方法。该方法不同于一般采用的TCP机制,它利用FPGA实现数据分组打包和差错控制,用硬件的方法在保证了数据可靠传输的同时实现了软件协议无法实现的高数据率。经过测试证明,该方法相对于TCP协议具有带宽利用率高、传输速度稳定、CPU占用率低的优点,适用于点到点的高速可靠数据传输,同时还支持网络的扩展应用。

万兆以太网10GBASE-WX PHY研究

对万兆以太网１０ＧＢＡＳＥ－ＷＸ物理层技术进行了介绍，包括了物理编码子层、物理附件子层功能描述，并对关键的ＰＣＳ子层技术的实现进行详细的讨论，对有关的算法进行了分析．

单对线以太网物理层模拟前端设计思考

单对线以太网是近年来新兴的以太网技术,随着汽车自动驾驶和工业物联网的高速发展,凭借上层应用扩展和底层布线上的绝对优势,正在大规模应用。单对线以太网物理层模拟前端技术是实现单对线以太网通信的关键基础技术。本文讲述了现有单对线以太网物理层模拟前端相关的标准,架构及相关模块设计技术,重点对发射器TX和接收器RX关键模块的现有实现技术及其优缺点进行了列举分析。发射器TX电流模结构易于实现高精度但功耗效率低,电压模结构精度略低但功耗效率更高;接收器RX的设计围绕模拟数字转换器(Analog-to-Digital Converter,ADC)展开,ADC决定着整个RX的性能、功耗、面积和复杂度,分段和重新装配(Segmentation And Reassembly,SAR)ADC是首选结构,应用上限不断提高。由此进一步明确了在高性能、低功耗、小面积的单对线以太网物理层模拟前端设计中的挑战。

基于FPGA的千兆以太网设计

千兆以太网拥有传输速度快、传输距离远、稳定可靠等优点,是当前嵌入式系统的应用热点。FPGA拥有丰富的逻辑和管脚资源,常用于高速数据处理和通信的嵌入式系统。本文描述一个基于FPGA的千兆以太网系统的设计,本设计在硬件上主要使用千兆以太网PHY芯片88E1111和Altera公司的StratixⅢ系列的FPGA,在FPGA的逻辑上实现NiosⅡ嵌入式系统和以太网的MAC控制器,在NiosⅡ系统的软件上移植入MicroC/OS-Ⅱ实时多任务操作系统和NicheStackTCP/IP协议堆栈。在FPGA上实现千兆以太网设计,有效提高了系统的可靠性和集成性,充分扩展FPGA的功能。

基于快速以太网物理层的实时高速数字视频传输

从剖析快速以太网物理层的基本工作原理入手,解释了4B/5B数据编解码与时钟同步的基本原理,结合FPGA,阐述了基于典型物理层芯片RTL8208的高速数字视频传输的基本设计思想.给出了传输效率不低于90%视频数据MAC层帧格式以及实用的系统基本结构.最后就板级设计准则和关键设计参数进行了简要说明.

基于FPGA的以太网高速数据传输系统的设计

针对传统数据采集传输系统普遍存在的传输速率低、硬件无法升级、实时性和通用性不足等问题,文中提出了一种基于FPGA的以太网高速数据传输方案。该方案采用集成在FPGA内部的Nios II作为控制单元,通过移植操作系统和精简TCP/IP协议栈并编写上层应用程序,控制外部千兆以太网PHY芯片实现了数据的高速传输。通过在搭建的实验平台上进行多串口数据采集传输测试,验证了该系统运行稳定、传输速率高、误码率低,同时,该系统也具备了可编程、可裁剪和易扩展的优点。

基于FPGA的千兆以太网传输实现方案

为满足数据传输系统对远距离、大量数据、抗干扰性和可靠性的需求,提出了一种基于FPGA的千兆以太网传输以取代以往的百兆网传输方式,实现大数据的快速远距离传输。FPGA接收到数据后通过FIFO缓存,经过FPGA组帧后通过超五类双绞线传输。系统传输速度最高可达1 Gbit·s^(-1),硬件完成对数据的采集、校验和发送控制。经过仿真、调试、验证,系统数据流速度可以稳定在800 Mbit·s^(-1)以上。

基于以太网物理层传输芯片的级联型传感器网络的非对称数据传输通道实现

根据级联型传感器网络中上行和下行两个方向上的数据流具有极端不对称的特性,提出了以太网物理层传输芯片(PHY)的新用法,将它看作两个独立的发送器和接收器,实现对下级节点的数据接收和对上级节点的数据发送,完成高数据率方向的数据收发;而低功耗、低成本的RS485芯片被用作实现低数据率方向的数据收发。系统的数据链路层控制器用FP-GA实现。最终系统测试的结果表明,两个通道工作正常,这种设计满足了低功耗、低成本和高数据传输率的平衡考虑。

基于FPGA的千兆以太网数据传输的设计与实现

为了解决大数据量长距离传输的稳定性和传输速率的问题,采用复杂可编程芯片FPGA设计出千兆以太网传输系统。为了简化设计,采用MAC+PHY方法实现以太网帧的封装及传输,MAC采用Virtex-4的嵌入式以太网IP核实现,PHY采用MARVELL公司的88E1111芯片实现,两芯片接口采用GMII连接模式。实验仿真结果表明,该传输系统能支持1 000 Mbit/s传输速率,该设计方案是可行的,有一定的实用价值。

基于千兆以太网的高速图像传输设计

为了解决以太网技术在高速图像传输中常见的带宽利用率低,传输协议受限的问题,设计了一种基于可编程逻辑器件FPGA实现千兆以太网传输系统的方案;通过分析基于IEEE802.3标准的以太网帧格式和循环冗余校验(CRC),编程实现了MAC数据包的封装与发送,并根据需求对PHY芯片88E1111进行了相关配置,完成了千兆以太网络系统的设计和高速数据的传输;结果表明,该方案具有成本低,传输速率快且传输协议不受限制的优势,并最终成功应用于某水下高速图像传输系统中。

基于FPGA的千兆以太网实现

随着技术的迅速发展,越来越多的工程应用对以太网嵌入式设备提出了需求,因此对以太网MAC层数据处理系统的研究具有重要的现实意义。本文介绍利用以太网物理层(PHY)芯片和FPGA实现的硬件千兆网模块。其中PHY芯片作为数据传输的高速节点,处理物理层数据,而FPGA完成对MAC层数据的处理。本文研究的方法结合了FPGA的强大处理能力和PHY芯片的驱动能力,比常规CPU+MAC层模块+PHY芯片的方式有更高的效率。本文通过实验测试验证了设计的可靠性与快速性。

通信电源监控单元的标准分析与硬件设计

针对编号为YD/T1363-2005的通信行业新标准,着重在定义术语、系统结构和监控对象三个方面,从监控单元的角度对该标准与原有标准进行比较研究,提出了以AT91RM9200为核心的新监控单元硬件设计方案,并分别对ADC、网络通信等各个模块进行了必要讨论。所设计的监控单元与现有系统相比具有显著的优点。

万兆以太网技术讲座——(七):1OGbE技术应用

1 10GbE技术在局域网(LAN)中的应用 10GbE技术标准支持多模和单模两类光纤,而规范的单模光纤传输距离从干兆以太网支持的5km提高到40km.

基于MII接口的硬件IP包过滤技术

针对普通VPN实现机制易受攻击的缺陷,提出了一种基于MII接口的硬件IP包过滤技术。利用物理层芯片Back-to-Back技术,在普通VPN机制中增加硬件IP包过滤模块,切断CPU模块和外网的物理直连,防范外网黑客对VPN设备的CPU操作系统和协议栈的扫描、阻塞等攻击。对比普通VPN实现机制,阐述了改进的VPN逻辑原理和主要的包过滤流程。实现外网进来的IP包匹配过滤后才进入后端的CPU,保证了CPU模块的安全性。该IP包过滤技术无需CPU和协议栈支持,抗攻击力强,成本低廉,各模块独立性好,修改灵活。

数模混合仿真在以太网芯片设计中的应用

数模混合仿真在超大规模集成电路验证中具有十分重要的作用。本文介绍了数模混合仿真的实现原理和仿真方法。在集成以太网控制芯片设计中,采用这种混合仿真方法,进行了整体功能验证,该方法具有仿真速度快,灵活易用,与平台无关等优点。

用以太网物理层芯片实现的雷达远程通信

针对特定环境下雷达数据的远程传输问题,设计一种利用以太网物理层芯片,采用光纤实现的新方法,给出了系统实现的结构框图;讨论了通信协议的制定,并比较了该协议与以太网MAC层协议的异同;给出了系统中关键模块的快速可编程门阵列设计实现和仿真及试验结果。其结果是系统具有实现简单、可靠性高的优点,在雷达数据远程传输中应用前景广泛。

一种RGMII接口电平不匹配的研究与实现

针对目前的国际形式和各方面对核心芯片的国产化需求,Hi3559AV100作为一款强大SoC芯片,具有卓越的图像处理能力,在各种视频传输和智能处理方面应用越来越广泛。然而国产PHY芯片的I/O电平推荐为2.5 V,无法直接和海思的RGMII接口对接,本文利用FPGA的BANK供电灵活性设计了Hi3559AV100+FPGA+GC88E1111的千兆以太网的设计方案,设计简单通用、灵活便利,能够满足高速数据传输的性能需求,为千兆以太网PHY芯片和其他MAC对接时接口电平不匹配问题提供了一种新的解决方案。

一种带SGMII的增强型小型可插拔光模块

近年来,大数据和云计算的发展不断地促进以太网交换机的升级,在这个过程中,需要一种支持SGMII(串行吉比特媒体独立接口)的光模块来应用在百兆和千兆交换机之间。SGMII是连接PHY(物理层)芯片和MAC(物理地址)的接口。文章在常规的100Base-FX光模块中内置一块100/1 000 Mbit/s的PHY芯片,使来自千兆交换机MAC层的千兆数据通过百兆光模块转换成百兆数据再通过光信号传输出去,从而实现百兆和千兆交换机之间的直接通信。