AES算法中模逆运算电路设计与实现

AES算法中字节替换和轮密钥扩展都需使用模逆运算.模逆运算是AES算法中最复杂的运算,也是AES算法中最关键的模块之一.本文分析二进制扩展的欧几里德算法,基于该算法使用Verilog HDL设计模逆运算电路,通过FPGA实现模逆运算.电路选用优先权编码器、比较器和移位寄存器等基本逻辑部件组成,使得两个多项式次数的计算、比较、相减和多项式系数的移位操作并行进行,加速模逆运算的过程.硬件实现模逆运算具有高效、快速的特点,对AES算法的硬件实现具有实际价值.

有限域上模逆电路的VLSI设计与实现

在有限域上,根据二进制多项式的扩展Euclidean算法,本文设计了一款仿射坐标下的模逆电路;基于数学上的Fermat小定理,设计出一款可以复用乘法器和平方器的模逆电路。最后对二者的性能进行了比较和分析。这两款模逆电路具有实用价值,第二款电路已经应用于椭圆曲线密码处理器中。