基于FPGA的小信号高精度采集系统设计

针对激光打靶实验中对靶心温度和光照强度的高精度采集需求,以现场可编程门阵列(FPGA)为核心,实现了一种多路高精度采集系统。系统通过对信号源输出的模拟K型热电偶的信号进行采集,将采集的信号作为样本,估计出每个通道的增益误差和偏移量,借助最小二乘法得到每个通道修正误差所需要的系数,最后再通过配置AD7768实现对误差的修正。实验结果表明:在修正前增益误差为0.207 8%,修正之后增益误差为0.002 7%,采用修正方法后,实现采集误差在10μV以内,有效地提高了系统对微小信号的采集精度。

基于FPGA的卷积神经网络和视觉Transformer通用加速器

针对计算机视觉领域中基于现场可编程逻辑门阵列(FPGA)的传统卷积神经网(CNN)络加速器不适配视觉Transformer网络的问题,该文提出一种面向卷积神经网络和Transformer的通用FPGA加速器。首先,根据卷积和注意力机制的计算特征,提出一种面向FPGA的通用计算映射方法;其次,提出一种非线性与归一化加速单元,为计算机视觉神经网络模型中的多种非线性和归一化操作提供加速支持;然后,在Xilinx XCVU37P FPGA上实现了加速器设计。实验结果表明,所提出的非线性与归一化加速单元在提高吞吐量的同时仅造成很小的精度损失,ResNet-50和ViT-B/16在所提FPGA加速器上的性能分别达到了589.94 GOPS和564.76 GOPS。与GPU实现相比,能效比分别提高了5.19倍和7.17倍;与其他基于FPGA的大规模加速器设计相比,能效比有明显提高,同时计算效率较对比FPGA加速器提高了8.02%~177.53%。

一种FPGA⁃TDC防气泡误差编码器设计

在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时,时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效,导致TDC的分辨率变差。提出了一种防气泡误差编码器,通过统计抽头延迟链中发生变化的抽头个数,该编码器使抽头延迟链跳变顺序按照时间顺序映射,从而消除气泡误差的影响。利用Xilinx Virtex UltraScale+FPGA对该防气泡误差编码器的有效性进行验证,使用该编码器后,基于双端采样法的抽头延迟链TDC分辨率由3.18 ps提升至1.76 ps。实验结果表明,所提出的防气泡误差编码器能够解决气泡误差导致的延迟单元失效的问题,避免分辨率的损失。

基于FPGA的两阶段配电网拓扑实时辨识算法

对配电网拓扑进行准确的实时辨识是电力系统安全稳定运行的基础,但随着新能源的接入以及配电网规模不断增大,配电网拓扑结构的动态变化愈加频繁且难以辨识。然而,现有配电网拓扑辨识算法所使用的历史数据需要人工对其进行拓扑标注,且拓扑辨识时间长,难以实现配电网拓扑实时辨识。因此,文中提出了一种基于现场可编程逻辑门阵列(FPAG)的两阶段配电网拓扑结构实时辨识算法。该算法不需要预先给出配电网拓扑类别的数量,即可对已有历史数据进行相应的拓扑标注及分类,并且基于FPGA实现了对配电网拓扑的实时辨别。该算法分为2个阶段:第1阶段采用变分贝叶斯高斯混合模型,对已有历史数据进行相应的拓扑标注及分类;第2阶段采用麻雀搜索算法,使得支持向量机快速收敛得到最优参数,以实现对配电网拓扑结构的精准辨识。基于该算法,利用FPGA并行架构以及高速高密度特性建立了实时拓扑结构辨识平台。最后,通过算例分析验证了所提辨识方法的有效性和优越性。

基于FPGA的软硬件协同纠删码编码加速方案

纠删码容错技术已广泛应用于分布式存储系统,相较于多副本容错技术能显著降低数据存储成本,并且具有更高的数据通信可靠性和安全性,但在数据存储过程中不可避免地会引入额外的计算开销并增加编码时延,导致数据写入吞吐量降低。针对该问题,提出一种基于现场可编程门列阵(FPGA)的纠删码编码加速方案。首先,利用FPGA的高速并行计算优势对纠删码算法进行硬件加速,并实现并行处理和时序优化。然后,针对上位机与FPGA之间因传输速率和处理速率不一致造成内存中的数据溢出问题,在FPGA上拓展了片外DDR3接口用于数据缓存,提高了通信可靠性,并利用DDR3的随机存取特点实现对数据块的分片。最后,设计基于FPGA的纠删码编码硬件加速架构进行实验验证。实验结果表明,与主流Jerasure 2.0开源纠删码库相比,该方案的数据写入吞吐量提升了2.7~93.0倍,尤其对于小文件的编码写入性能提升更为显著。

基于FPGA误差可控的浮点运算加速器研究

浮点运算是高性能计算(HPC)领域的基础运算。在大数据与云计算的背景下,高性能计算平台需要处理的数据量与日俱增,而且浮点数的舍入误差在大规模、长时程的运算中会产生累积,因此,在提升浮点运算性能的同时保证计算结果的可靠性非常重要。利用现场可编程门阵列(FPGA)可编程、低功耗、灵活性强的特点,针对含复杂单项运算的浮点多项式设计一种浮点运算加速器。基于无误差变换的思想,通过计算得出舍入误差值,将其补偿到浮点数值上,从而实现误差可控。采用异步并行的方式实现运算加速,并通过构建CPU-FPGA平台最大化地利用计算资源,保证计算任务执行的高效性。数据测试结果表明:在不限制对称性下的数值相对论模拟运算中,该加速器在200 MHz的主频下可达到91.85 MFLOPs的峰值性能;与Intel i76700K CPU运行最大线程数的性能相比,该加速器实现了50.54的加速比,并在该条件下获得了平均53.6%的精确结果百分比以及更低的相对误差,表明其具备较高的可靠性。

IGBT器件级物理模型的FPGA设计与实现及在环验证

基于硬件在环(HIL)仿真,研究了绝缘栅双极型晶体管(IGBT)器件级Hefner物理模型及其求解算法与优化方法,在现场可编程门阵列(FPGA)上设计并实现了Hefner优化模型,并基于PYNQ框架对其进行了在环验证。首先,分析并仿真了Hefner物理模型与其求解算法,提出并训练了一个前馈神经网络用以拟合模型中的一组非线性函数;接着,在FPGA上设计并验证了Hefner优化模型IP核,并使用基于PYNQ框架的FPGA在环验证方法对其进行了板级验证;最后,用IKW50N60H3和FGA25N120两种型号的IGBT器件对IP核进行了实例验证。结果表明,Hefner优化模型能准确地反映IGBT的开关瞬态特性;在Zynq 7020芯片的处理器系统(PS)端运行PYNQ框架,可编程逻辑(PL)端时钟频率为100 MHz时,实现60 000个时间步长的时间为212 s,是软件运行同样次数所用时间(341 s)的62%,FPGA加速明显。

基于FPGA的永磁同步电机速度控制

针对永磁同步电机(PMSM)速度控制器中采用传统PI控制存在响应速度慢、超调量大以及容易出现积分饱和等问题,设计了采取Anti-Windup策略的速度控制器,并在现场可编辑逻辑门阵列(FPGA)中实现对PMSM的控制。首先采用高层次综合技术(HLS)对PMSM伺服控制关键模块完成建模,其次封装成IP核导入到工程中,最后下载到FPGA芯片上完成对PMSM的控制。经过与传统PI控制器实验比较,使用该速度控制方法超调量减小到4.3%,在负载处转速下降了14r/min,调节时间为0.01s,具有良好的动态性能和抗干扰性能,满足永磁同步电机伺服控制系统的应用需求。

基于FPGA的水下单程声径跟踪测速系统设计与实现

针对现有水下航行体的导航存在时延大和无法同时满足跟踪测速一体化问题,提出了一种基于单程声径的水下定位测速方法。相比传统长基线的双程声径定位测距,该方法基于高精度原子钟的同步系统,实现单程声径的目标测距测速。该水下定位测速一体化系统是基于具有快速并行计算能力的FPGA实现,解算结果可在微秒内完成,时延有效降低。针对目标跟踪测速一体化问题,水下航行体在系统同步时刻周期性发射线性调频信号,水下信标接收基阵设计基于短时傅里叶变换/逆变换算法对信号进行时频域转换分析,能够准确地提取信号的到达时刻和多普勒频偏。水下信标基阵进而可在系统同步周期内解算每个接收信标单元相对于水下航行体的径向速度和径向距离,实现目标的跟踪测速。仿真实验表明,该方法的跟踪相对误差控制在0.2%,测速相对误差控制在0.8 m/s。湖试试验结果表明,该方法跟踪相对误差控制在5%,测速相对误差控制在0.3 m/s。

基于FPGA的室内可见光通信系统设计与实现

可见光通信(Visible Light Communication,VLC)具有通信速率高、绿色环保、安全性高、无需频谱许可等优点,已经成为目前的研究热点。针对可见光通信系统设计复杂及系统通信距离短的问题,文章在接收端加入二级放大电路,进一步改善系统抗干扰能力,同时还研究了室内可见光通信系统的信道模型,并结合高亮发光二极管在室内空间进行了光照强度、接收功率、信噪比及误码率的仿真分析,分析了不同调制方式的抗噪声性能及带宽利用率。将数字信号处理器FPGA(Field Programmable Gate Array,FPGA)作为光通信系统的控制芯片,设计了基于2PPM(Pulse-Phase Modulation,PPM)调制的室内可见光通信系统,通过搭建实验平台验证了该方案下的系统通信性能,在通信距离为3.5m时,误码率小于1×10-5,实验结果表明该通信系统具有误码率低、结构简单等优点,满足高性能室内可见光通信系统的要求。

海洋4A散射计幅相校正算法FPGA优化实现

海洋4A散射计将是世界上首个采用相控阵数字波束合成体制的星载微波散射计。其中,相控阵散射计高精度测量的实现依赖于散射计系统中各通道的一致性,因此需要实时对各通道的幅度和相位进行校正,以确保阵列能够正确地合成所需的波束。针对此问题,提出了一种相控阵散射计通道幅相实时校正算法,所提算法采用现场可编程门阵列(field-programmable gate array,FPGA)实现,利用FPGA的并行处理能力和高速性能,对接收到的信号进行实时处理,实现了通道的幅度和相位校准。仿真、FPGA硬件调试以及实测数据分析表明,所提算法能够有效地对通道进行幅相校正,其校正的幅度和相位平均误差小于1%;所提算法提高了数字波束合成的性能,为相控阵散射计的高精度测量提供了可行性。

基于FPGA的电力电子恒导纳开关模型修正算法及实时仿真架构

电力电子实时仿真是目前电力电子系统研究过程中的重要工具。为设计一套经济、可靠的电力电子实时仿真系统,文中搭建了一个以现场可编程门阵列(FPGA)为计算核心的硬件平台,并提出了配套的电磁仿真算法和FPGA架构设计。首先,推导了一种简洁电磁暂态程序(EMTP)算法,用于提高传统离线算法的并行度。其次,从数值算法的角度分析恒导纳开关模型的虚拟功率损耗问题,提出了一种初始误差修正算法,消除了功率损耗。再次,串联以上算法,设计了一种基于状态机框架的数字信号处理(DSP)硬核资源复用FPGA架构,以硬件资源复用的方式实现了资源的高效利用,在不损失速度的同时提高了FPGA的利用效率。最后,通过多个实时仿真算例验证了所提方法的有效性和正确性。

ARM+FPGA双核计算的配电自动化终端设计

为了提高配电自动化终端数据信息自动化分析能力,设计了基于ARM+现场可编程门阵列(FPGA)双核计算的配电自动化终端。为了提高模块计算能力,在模块中构建了堆叠式自动编码器-神经网络(SAE-NN)深度学习算法模型。在常规堆叠式自动编码器(SAE)深度学习模型基础上融合神经网络(NN)模型,应用过程中改善传统NN对分层节点数目的限制。试验结果表明,所设计终端随着系统运行能达到95%以上的精度,而现有SAE模型仅达到85%左右的精度。通过与文献[1]和文献[2]方法的对比可知,所设计终端有较高的调度能力。该设计显著提高了配电网数据信息的分析精度,大幅提升了电网应用对数据信息处理的准确度和效率。

基于FPGA的中波广播发射台自动化播控系统设计

为提高中波广播发射台播控系统的自动化水平,引入现场可编程门阵列(Field Programmable Gate Array,FPGA)技术,提出一种新的系统软硬件设计方案。实验结果表明,该方案可有效提高播控效率,为中波广播发射台实现自动化提供可行的技术路径。

基于FPGA的图像传感器驱动控制与协议解析

在当前图像采集领域高分辨率、高帧率的要求下,移动产业处理器接口(Mobile Industry Processor Interface,MIPI)协议成为主流的高速图像数据传输协议。基于MIPI协议,采用IMX214图像传感器,通过自主设计图像数据采集板,满足4通道高速差分信号传输,提出一种高速图像传感器数据采集电路的设计方案。使用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)对图像传感器进行驱动控制与协议解析。测试结果表明,所设计的Verilog代码能够正确配置图像传感器的寄存器,并完成工作模式切换、字节串并转换、包头解析与格式转换等步骤,最终获得原始图像数据。

GJB 5000B在FPGA工程中的应用分析

为引入软件工程化管理办法对设计开发实践实施管理,结合GJB 5000B体系要求,对现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的设计开发流程和GJB 5000B的工程实践要求进行梳理、比对和分析,并提出一套FPGA开发管理在GJB 5000B推进实践中的实施办法。研究成果可为GJB 5000B在FPGA工程中的应用提供一定参考。

基于FPGA的单边带短波通信系统

提出一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的单边带短波通信系统。以FPGA芯片为核心处理器,搭配外围模拟接口电路,实现短波通信。主要论证单边带通信系统的原理和实现方法,详细介绍了该系统的组成和FPGA的设计方案,并根据系统运行结果分析了系统的特点。

基于FPGA的数字下变频资源优化方法

中频模拟信号在数字采集板上做数字下变频处理需要消耗现场可编程门阵列(field programmable gate array,FPGA)的硬件资源,然而FPGA的硬件资源有限,为了留出更多的资源做后续处理问题,讨论在最佳采样率情况下,使用常规混频和三角函数特性2种方法,通过仿真平台对比2种方法的资源使用情况,使用三角函数特性的方法在一定程度上节省了资源开销。

基于FPGA的永磁同步电机三相电流同步采样方案

在永磁牵引控制平台中,为了实现永磁同步电机控制更优,需根据控制周期对电机的三相电流进行同步采样;同时,为了满足过流故障的实时保护,需要对电流以较小的时间间隔进行持续采样。为此,文章基于FPGA设计了一种利用一套ADC芯片同时满足永磁同步电机控制所需电流同步采样和过流实时保护需求的快速定时采样方案。该方案通过实时获取用户配置的同步采样周期,并结合定时采样周期,智能地生成ADC转换启动信号的方式,从而实现对永磁同步电机电流的同步采样和定时采样控制。最后,基于实际永磁牵引控制平台进行实验,结果验证了所提方案的可行性和有效性。

基于SDR的FPGA加速MIMO通信系统设计

重点研究基于软件定义无线电(Software Defined Radio,SDR)和现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的多进多出(Multiple Input Multiple Output,MIMO)通信系统设计。利用SDR技术建立具有灵活性和可配置性的通信平台,以适应不同通信标准和应用场景。深入研究基于SDR的信号转换与处理方法,包括数字信号处理(Digital Signal Process,DSP)和MIMO信号处理算法。在此基础上,引入FPGA加速技术高效执行MIMO信号处理算法,提高系统的实时性和处理速度。最后,通过对比实验,验证所提出方法的性能优势。